Laboratorium Elektroniki cz I 0

96

co prowadzi do zmian rezystancji tego kanału. W efekcie zostaje naruszona liniowa zależność pomiędzy prądem drenu Jd a napięciem Uds- Zjawisko to opisano teoretycznie za pomocą równania:

96

gdzie: (3 - współczynnik materiałowo-konstrukcyjny,

Ut - napięcie progowe.

W miarę dalszego wzrostu napięcia Uds zależność Id = f(U_Ds) jest coraz bardziej nieliniowa, a z chwilą zrównania się z napięciem nasycenia Uosat wartość prądu l_D przestaje zależeć od wartości napięcia Uds, przyjmując wartość daną równaniem:

I_D = \^GS -Ut)²    <⁵-²>

Moment ten nazywamy „odcięciem kanału”, a wartość tego napięcia można obliczyć ze wzoru:

Uosat = U_GS - Ut    (5.3)

W rzeczywistym tranzystorze wartość prądu l_D nieznacznie rośnie w zakresie napięcia Uds > Uosat, co wywołane jest efektem skracania kanału pod wpływem wzrostu wartości napięcia Uqs- Polaryzacja podłoża B napięciem Ubs I > 0 powoduje wzrost konduktywności kanału, co przy zachowaniu bez zmian wartości napięć Ugs i Uds prowadzi do spadku wartości prądu drenu lp. Fizycznie odpowiada to wzrostowi bezwzględnej wartości napięcia progowego Ut we wzorze (5.2) zgodnie z przybliżoną zależnością:

gdzie:UTo - wartość napięcia Ut dla Ubs = 0,

A - współczynnik materiałowo-konstrukcyjny.

Charakterystyki przejściowe

Charakterystyki przejściowe tranzystorów polowych z izolowaną bramką ilustrujące zależności Id = f(UGs) przedstawiono na rys. 5.2 dla tranzystorów NMOS z kanałem zubożanym (a) i wzbogacanym (b). W zakresie nasycenia, podobnie jak dla tranzystorów PN FET, zależność tej charakterystyki od napięcia Uds jest bardzo mała (por. rys. 4.2). Natomiast polaryzacja podłoża napięciem Ubs powoduje zmiany

g₇    I powered by

97

I Mi siol

przebiegu tej charakterystyki przedstawione na rys. 5.2. Na rysunku pięcie progowe U_T; jest to takie napięcie bramki Ugs, przy którym potencjał powierzchniowy półprzewodnika cp_s spełnia warunek, cp_s = 2cpf, gdzie <p_F to potencjał Fermiego dla danego półprzewodnika. W tej sytuacji potencjały półprzewodnika i izolatora są wyrównane (innymi słowy - ładunek bramki kompensuje ładunki powierzchniowe półprzewodnika, ładunki będące rezultatem kontaktowej różnicy potencjałów i ładunki podłoża). Wzrost napięcia bramki U_Gs powyżej wartości Ut(<Ps > 2<pf=) zapoczątkowuje powstawanie kanału n łączącego obszary n⁺ drenu i źródła (w tranzystorach PMOS oczywiście kanału p). W przypadku tranzystora dwu-bramkowego obserwujemy wyraźną zależność przebiegu charakterystyki przejściowej od napięcia drugiej bramki Ugs2, co przedstawiono na rys. 5.3.

5.2.3. Parametry statyczne tranzystora MIS

Poniżej omówiono najważniejsze parametry statyczne tranzystora MIS podawane

przez producentów.

1.    Maksymalna dopuszczalna moc strat P_max - jest to maksymalna moc, jaka może się wydzielić w obszarze kanału (i w obszarze złącza p-n elektrody podłoża), przy której tranzystor może pracować bez przerwy w sposób długotrwały. Moc ta określona jest z pewnym zapasem przez producenta w celu zapewnienia określonej niezawodności tranzystora:

Pmax ⁼ Id Uds

Krzywa mocy admisyjnej jest hiperbolą, Iq = Pmax/UDS, co przedstawiono na rys. 5.4.

2.    Prąd nasycenia tranzystora l_Dss - jest to prąd drenu l₀ płynący przez tranzystor dla bramki zwartej ze źródłem, tj. Ugs = 0, przy określonym napięciu Uds- W tranzystorach z kanałem zubożanym jest to prąd mierzony w zakresie nasycenia charakterystyki l_D = f(UDs). natomiast w tranzystorach z kanałem wzbogacanym jest to prąd wsteczny złącza dren-podłoże.

3.    Prąd upływu bramki less - prąd płynący pomiędzy bramką a kanałem mierzony przy zwarciu źródła z drenem (U_Ds = 0), dla określonej wartości napięcia Ugs, zawierającego się w granicach 50-80% napięcia przebicia U_Gss-