20 (69)

*

W połowic lat 60-łych opracowano nową, w stosunku do układów ówcześnie istniejących, technikę konstrukcji układów logicznych, nazwaną techniką TTL (ang iretnsistor - Transistor logie)

Przykładowy schemat elektroniczny funktora wykonanego w technologii TTL przedstawiono na przykładzie dwuwcjściowcj bramki NAND (rys 16)

+ 5V

Rys. 16 Dwuwejściowa bramka NAND w technice TTL.

n

PARAMETRY UKŁADÓW SCALONYCH

Zastosowanie układów scalonych wymaga znajomości podstawowych ich parametrów

1)    Obciążalność wejściowa (anu fan - in) - określa ile razy dane wejście stanowi większe obciążenie niż wejście standardowe. Dla techniki TTL wynosi 10

2)    Obciążalność wyjściowa (ang. fan - out) - określa liczbę standardowych wejść, którymi można obciążyć dane wyjście. Dla techniki TTL wynosi 10.

3)    Poziomy logiczne - każdemu z możliwych stanów logicznych wejścia/wyjścia przyporządkowane są dla danej technologii dwa typowe napięcia W układach serii TTL narzucono następującą konwencję sygnałów odpowiadających zbiorowi elementów algebry Boolc’ a:

" 0 ^w - napięcie 0V " 1 " - napięcie +5V

4)    Margines szumów - ze względu na występujące niestabilności napięć wytwarzanych przez zasilacz _ oraz niedoskonałą powtarzalność parametrów wszystkich tranzystorów występujących w układach scalonych nic jest możliwe sztywne utrzymanie wszystkich sygnałów na podanych poziomach Z tego względu skojarzono poszczególne elementy boolowskie z pewnymi przedziałami napięć. Dla technologii TTL przyjmuje się:

" 0 " - napięcie z przedziału [0; +0,8V]

" 1 " - napięcie z przedziału [+2,4V. +5 V]

Napięcie na wejściu/wyjściu układu logicznego przyjmujące wartość z przedziału (+0,8; +2,4V) traktowane jest jako stan niestabilny (przejściowy).

3) Czas propagacji J_v - jest czasem opóźnienia sygnału wyjściowego w stosunku do sygnału wejściowego (pobudzenia). Czas ten jest /.definiowany zgodnie ze wzorem podanym na rys. 17.

-20-