1- Na podstawie zapisu w kodzie A-HDI. rejestru należy ut>vor/vć :
• Schemat układu
• Macierz połączeń bezpośrednich T
• Graf pracy układu
-- Design unit header -library IEEE;
use IHEE.std_logic_I I64.all;
-- other librarics dcclarations library ZADD;
entity REJESTR i$
port(
ZEGAR : in stdjogic;
Q_0 : inout stdjogic:
Q_1 : inout std logie;
Q_2 : inout std logic;
Q_3 : inout std logie
end REJESTR;
architecturc REJłuSTR of REJESTR is
— Component declarations.....
componem kom_pam port(
clk : in std_logic; d_in ; in std_logic; d_out; out std logic
end component;
-— Signal dcclarations used on the diagram
signal NET239: stdjogic; signał NET470 ; S IT>_LOGIC; signal NETÓ99 ; STD_LOGIC;
begin