/
/
1. Na podstawie zapisu w kodzie A-HDL rejestru należy utworzyć:
<* Schemat układu o Macierz połączeń bezpośrednich T • Graf pracy układu
— Design unii header --
use ILPJR.std logie J I64.all:
— olher libraries declaralions library K()M_PAM;
enlily ukl is pori(
zegar: in stdjogic; q_0 : inoui sld logie: q I : inout stdjogic: q_2 : inout stdjogic; q_J : inout stdjogic
end ukl:
architeclure ukl ot* ukl is
— Component declaralions-----
component kom pam port (
elk : in stdjogic; din : in sld_logic; dout: inout sld logie
end component;
— Signał declaralions used on tlić diagram —
signal M I I 55 : STD LOGIC: signal NT.TI63 : STD LOCilC: signal NI 14II : stdjogic: signal NI ! 170 : STD LOGIC; signal Nt:TS4 : STD LOGIC:
begin