Ćwiczenie 5 (PP)
Celem ćwiczenia jest zapoznanie się z funkcjami realizowanymi przez przerzutniki asynchroniczne i proste przerzutniki synchroniczne, a także poznanie schematów logicznych tych prze-rzutników na poziomie bramkowym.
Funkcja przejść 8 w sekwencyjnym układzie logicznym może być przedstawiona jako wyrażenie o postaci Q = 8(X,q), w którym:
X= {x\, X2,—, xm) jest wektorem wejściowym sekwencyjnego układu logicznego, q = {<71,»9p} jest wektorem stanu wewnętrznego w chwili i-tej, natomiast Q= {Q\, Q,2.....Qi,—,QP) jest wektorem następnego stanu w chwili k + 1.
Blok pamięci (BP), służący do pamiętania stanu wewnętrznego q(Q) asynchronicznego układu sekwencyjnego (AUS) lub synchronicznego układu sekwencyjnego (SUS), budowany jest z tzw. elementarnych układów sekwencyjnych, nazywanych przerzutnikami lub elementami pamięci. W AUS najprostszym blokiem pamięci są przewody sprzężenia zwrotnego. Rolę pamięci w takim przypadku pełnią opóźnienia rzeczywistych bramek logicznych w każdej ścieżce propagującej sygnał w układzie kombinacyjnym (UK) realizującym funkcję przejść 8. Można je w sposób abstrakcyjny zsumować i jako scalone jednostkowe opóźnienia A umieścić w poszczególnych liniach sprzężenia zwrotnego na zewnątrz tego układu kombinacyjnego UK. Charakterystyczną ich cechą jest zdolność przechowywania informacji przez czas A. W związku z tym można je traktować jako abstrakcyjne elementy pamięci reprezentujące rzeczywistą pamięć opóźnień bramek logicznych rozproszonych w układzie kombinacyjnym AUS.
Każdą funkcję przejść 8można zdekomponować na dwie funkcje rj oraz *rw sposób następujący:
Q=K(fF)=K(r?(X,q)) = ó(X,q)
gdzie wektorem wzbudzeń bloku pamięci jest W= Zilustrowano to na rys. 5.1.
Wówczas wszystkie elementy pamięci, czyli przerzutniki zawarte w bloku pamięci BP realizują funkcję Q = a ich
UK
funkcje wzbudzeń W = rj{X, q) realizuje odpowiedni układ kombinacyjny UK uzyskany po dekompozycji funkcji przejść 5.
Rys. 5.1. Schemat blokowy układu sekwencyjnego
z blokiem pamięci zawierającym przerzutniki
Przerzutnikiem będzie dalej nazywany elementarny AUS Mo-ore'a, mający jedno lub dwa tzw. wejścia informacyjne (ze zbioru
zmiennych wzbudzeń = awa stany wewnętrzne oraz jeano wyjście y (.lub
dodatkowe wyjście zanegowane Q). Każdy taki elementarny AUS (przerzutnik) zawarty w bloku pamięci zmienia swój stan pod wpływem zmiany wartości na swoich wejściach informacyjnych. Jeśli mechanizm powstawania zmiany stanu przerzutnika uzależnić od wejścia zegarowego, to wówczas jednym z wejść takiego elementarnego AUS będzie sygnał zegarowy C. Przerzutnik bez wejścia C nazywany jest przerzutnikiem asynchronicznym. Przerzutnik z wejściem C nazywany jest przerzutnikiem synchronicznym. Na rys. 5.2 przedstawiono podstawowe symbole przerzut-ników asynchronicznych i prostych przerzutników synchronicznych o mechanizmie zegarowym zatrzaskowym (ang. latch). Dwuwejściowe przerzutniki asynchroniczne przyjęło się nazywać (od nazwy ich wejść informacyjnych) przerzutnikami typu sr oraz jk, podobnie jedno wejściowe przerzutniki asynchroniczne nazwano przerzutnikami typu t oraz d. Wśród przerzutników synchronicznych, ze względu na ich wejścia informacyjne, rozróżnia się dwuwejściowe przerzutniki synchroniczne typu SR lub JK oraz jedno wejściowe typu D lub T. Wśród przerzutników o mechanizmie zegarowym zatrzaskowym (przerzutniki zatrzaskowe) rozróżnia się właściwie tylko przerzutniki SR oraz D.
i n | |||||||
3 u |
Q |
Q | |||||
t |
d | ||||||
r Ó |
k 0 | ||||||
V |
b)
Rys. 5.2. Przerzutniki synchroniczne sr, jk, t, d (a) oraz przerzutniki zatrzaskowe SR i D (b)