60217 Laboratorium PTC3

-52-

A, B,

Rys. 4.12. Realizacja jednobitowego sumatora z wykorzystaniem elementów NAND i XOR

Przykład 8

Zaprojektować ;'-tą komórkę jednobitowego sub-    ^Ai ^B,

traktora. Symbol logiczny takiej komórki przedstawiono na rys. 4.13,

gdzie:

A„ B, - odjemna (/!,) oraz odjemnik (B,j    _v _ _ _v

różnicy na i-tej pozycji,

V_t    - bit pożyczki z komórki i-1,

K_l+/ - bit pożyczki z komórki /-tej,

O    - wynik odejmowania.

O.

Siatki Kamagha dla sygnałów D„ V_i+\ przedsta- Rys. 4.13. Symbol logiczny i-tej komórki wiono na rys. 4.14.    subtraktora jednobitowego

A ,B,    Afii

	00	01	11	10		00	01	11	10
V, 0	0	1	0	1	Vi 0	0	1	0	0
1	1	0	1	0	1	(1	1	1	0

Rys. 4.14. Siatki Karnaugha definiujące wartości sygnałów Di oraz V_l+j

Na podstawie powyższych siatek otrzymujemy następujące formuły boolowskie:

Di = V, ® A, © B, Di ^ Si V_M = VjA_t + fi A, + A,B, Realizację jednobitowego subtraktora na elementach NAND i XOR pokazano na rys. 4.15.

Rys. 4.15. Realizacja jednobitowego subtraktora z wykorzystaniem elementów NAND i XOR

Przykład 9

Zaprojektować /'-tą komórkę sumatora/subtraktora jednobitowego.

Dla sumatora:    Dla subtraktora:

S, = P_{ © A, © B,    D, = V_t © A, © B,

Pm = P,B, + P,A, + A,B,    V_M = V,B, + V,A, + A,B,

Jeżeli przyjąć, że:

(dodawanie) P_t = V,    (odejmowanie)

^Ai = ^Ai

to układ jednobitowego sumatora/subtraktora przedstawia się następująco {rys. 4.16):

life

Rys. 4.16. Realizacja jednobitowego sumatora/subtraktora z wykorzystaniem elementów NAND i XOR