plik


ÿþPROCEDURY REGULACYJNE STEROWNIKÓW PROGRAMOWALNYCH (PLC) W dotychczasowych systemach automatyki przemysBowej algorytm PID byB realizowany przez osobny regulator sprztowy - analogowy lub mikroprocesorowy. W systemach automatyki ze sterownikami programowalnymi jest to na ogóB specjalna uniwersalna procedura, która musi by wBa[ciwie sparametryzowana w programie u|ytkowym. Dla wBa[ciwego wykorzystania jej mo|liwo[ci dobrze jest pamita, |e znajomo[ warto[ci parametrów dla podstawowego schematu blokowego przedstawionego poni|ej nie wystarcza do wBa[ciwego skonfigurowania regulatora. Rys.1. Struktura uniwersalnego regulatora PID. Przy praktycznym wykorzystaniu powy|szej ogólnej struktury PID nale|y uwzgldni dodatkowo nastpujce zagadnienia: 1) wpByw okresu próbkowania na nastawy algorytmu PID, 2) wybór formy algorytmu (pozycyjny, prdko[ciowy) w zale|no[ci od rodzaju mechanizmu wykonawczego, 3) wprowadzenie ograniczenia na sygnaB wyj[ciowy regulatora z jednoczesnym modyfikowaniem dziaBania cz[ci caBkujcej, 4) u|ycie filtru formujcego warto[ zadan bdz modyfikacja struktury regulatora, 5) regulacja z kompensacj zakBóceD. Oprogramowanie sterowników programowalnych ró|nych producentów na ogóB pozwala na uwzgldnianie wspomnianych zagadnieD przy parametryzowaniu procedur regulacyjnych wybranego systemu sterowników. Dyskretyzacja algorytmu PID Algorytm PID w komputerowych systemach sterowania musi by realizowany przez szczególn posta regulatora, która mo|e by nazwana regulatorem cyfrowym przedstawionym na rys.2. Cech charakterystyczn takiego regulatora jest praca ze staBym okresem próbkowania Tp. UkBad próbkowania sygnaBu wyj[ciowego obiektu regulacji na podstawie sygnaBu y(t) wyznacza cig warto[ci dyskretnych y(k). Algorytm regulacji na podstawie cigu warto[ci dyskretnych uchybu regulacji e(k) = yzd(k) - y(k) okre[la cig dyskretnych warto[ci sygnaBu sterujcego u(k) dla k = 0, 1, 2, 3, ... Na wyj[ciu regulatora cyfrowego znajduje si ukBad ekstrapolacji, który na podstawie tego cigu warto[ci dyskretnych wypracowuje sygnaB sterujcy obiektem u(t) okre[lony dla ka|dej chwili czasu t. Rys.2. Struktura uniwersalnego regulatora PID. Dyskretyzacja algorytmu regulacji PID (1) polega na wprowadzeniu dyskretnych warto[ci sygnaBu uchybu regulatora oraz zastpieniu caBki sum, a pochodnej - ró|nic pierwszego rzdu (2) Oznaczajc (3) i przyjmujc lub (4) - dla struktury równolegBej otrzymujemy po przeksztaBceniach (5) - dla struktury szeregowej otrzymujemy po przeksztaBceniach (6) gdzie: Rys.3. Schemat blokowy dla struktury równolegBej dyskretnego algorytmu PID. Rys.4. Schemat blokowy dla struktury szeregowej dyskretnego algorytmu PID. Struktura równolegBa realizuje wyBcznie tzw. posta pozycyjn algorytmu PID przydatn do zastosowania tam, gdzie mechanizm wykonawczy sterowany z regulatora ma charakter wzmacniacza którego sygnaB wyj[ciowy jest proporcjonalnego do sygnaBu wyj[ciowego regulatora u(k). Struktura szeregowa mo|e by natomiast stosowana w dwóch postaciach - pozycyjnej i prdko[ciowej, zale|nie od tego czy sygnaBem wyj[ciowym procedury regulacyjnej jest sygnaB u(k) czy jedynie przyrost tego sygnaBu tzn. u(k). Posta prdko[ciowa algorytmu PID przydatna jest tam, gdzie mechanizm wykonawczy sterowany z regulatora ma charakter czBonu caBkujcego (np. siBownik bez pozycjonera). Nale|y zwróci uwag, |e je[li dla dyskretnego algorytmu PID sygnaB wyj[ciowy regulatora bdzie odtwarzany przy pomocy przetwornika cyfrowo-analogowego (co oznacza tzw. ekstrapolacj zerowego rzdu) to jego nastawy poza warto[ciami Kp, Ti, Td musz uwzgldnia aktualny okres próbkowania Tp. Poniewa| w praktyce przy dobieraniu nastaw regulatorów wygodnie jest korzysta z bogatych do[wiadczeD dotyczcych strojenia regulatorów cigBych, nale|y koniecznie o tym pamita je|eli dziaBanie regulatora cyfrowego ma by w peBni równowa|ne dziaBaniu analogicznego regulatora cigBego. Nastawy regulatora cyfrowego Kp, Ti, Td dobrane jak dla regulatora cigBego nie spowoduj wikszych bBdów je|eli okres próbkowania bdzie co najmniej o rzd mniejszy od najmniejszej staBej czasowej obiektu. Modyfikowanie dziaBania cz[ci caBkujcej Wiadomo, |e w dobrych regulatorach PID ich dziaBanie powinno by modyfikowane, gdy sygnaB wyj[ciowy regulatora osiga poziom ograniczenia. Podane wy|ej struktury nie nadaj si w takiej postaci do bezpo[redniego zastosowania w praktyce, gdy| przy wystpieniu zewntrznego ograniczenia sygnaBu wyj[ciowego regulatora u(k) nie chroni przed niepo|danym zjawiskiem nadmiernego wzrostu warto[ci sygnaBów wewntrznych zwizanych z caBkowaniem (ang. windup efect), przyczyniajc si do dBu|szego ni| potrzeba pozostawania sygnaBu sterujcego na ograniczeniu i wywoBujc przez to niepo|dane przeregulowanie w przebiegu sygnaBu wyj[ciowego obiektu. Jednym ze sposobów ograniczenia szkodliwych skutków tego zjawiska jest zwykBe zatrzymywanie dziaBania cz[ci caBkujcej regulatora PID w chwili, gdy jego sygnaB wyj[ciowy osiga ograniczenie. W przypadku struktur analogowych mo|liwe s tak|e inne sposoby oparte na nieliniowym ujemnym sprz|eniu zwrotnym wokóB regulatora. Dla regulatorów cyfrowych mo|liwe jest jednak dokBadne rozwizanie tego problemu. Sposób uniknicia efektu "win-dup" w omawianych strukturach podali Glattfelder, Schaufelberger i Tödtli. Dla struktury równolegBej algorytm jest nastpujcy: krok 1: oraz: nastpnie: krok 2: Je|eli (7) krok 3: Je|eli krok 4: krok 5: Powrót do kroku 1. Algorytmowi temu odpowiada schemat blokowy: Rys.5. Schemat blokowy dla struktury równolegBej algorytmu PID z ograniczeniem sygnaBu wyj[ciowego. Dla struktury szeregowej algorytm jest nastpujcy: krok 1: krok 2: Je|eli krok 3: Je|eli (8) krok 4: krok 5: Powrót do kroku 1. Algorytmowi temu odpowiada schemat blokowy: Rys.6. Schemat blokowy dla struktury szeregowej algorytmu PID z ograniczeniem sygnaBu wyj[ciowego. Podane wy|ej struktury zapewniaj prawidBow prac regulatora PID przy du|ych zakBóceniach lub zmianach warto[ci zadanej w szerokich granicach. Wprowadzanie zwykBego ograniczenia na sygnaB wyj[ciowy regulatora (bez dodatkowego sprz|enia zwrotnego) jest niewskazane, je|eli w regulatorze wykorzystywana jest cz[ caBkujca. Formowanie warto[ci zdanej Podstawowym zadaniem regulatora jest minimalizacja bBdu regulacji okre[lanego jako ró|nica midzy warto[ci zadan a warto[ci regulowan (9) Przyjmowanie, |e warto[ zadana yzd(t) mo|e zmieni si skokowo jest wymaganiem zbyt rygorystycznym w ukBadach praktycznych, gdy| ze wzgldu na zawsze wystpujce ograniczenia sygnaBów sterujcych, dla rzeczywistych obiektów regulacji nie jest mo|liwe osignicie dowolnie krótkiego czasu reakcji. Skoro tak, to zakBadajc pewien dopuszczalny dla danego ukBadu regulacji czas reakcji mo|na zmienia warto[ zadan nie skokowo, lecz z ograniczeniem jej szybko[ci zmian. Oznacza to wprowadzenie na wej[cie regulatora czBonu stanowicego rodzaj filtru formujcego warto[ zadan. Filtr ten powinien mie posta przedstawion na rys.7 lub by czBonem inercyjnym pierwszego rzdu ze staB czasow ok. piciokrotnie mniejsz od po|danego czasu regulacji. Dla zakBóceD wystpujcych w obiekcie regulacji przeciwdziaBanie regulatora pozostaje niezmienione. U|ycie filtru warto[ci zadanej celowe jest jedynie w przypadku ukBadów regulacji staBowarto[ciowej (stabilizacji) lub programowej; nie nale|y go u|ywa w ukBadach regulacji nad|nej. PrawidBowo dobrany filtr warto[ci zadanej pozwala w prosty sposób unikn szkodliwych przeregulowaD w odpowiedzi skokowej zamknitego ukBadu regulacji. Rys.7. Filtr warto[ci zadanej. Rys.8. Struktura regulatora zastpujca filtr warto[ci zadanej. Zamiast filtru warto[ci zadanej mo|na zastosowa zmian struktury regulatora polegajc na tym, |e bBd regulacji zawierajcy informacj o sygnale warto[ci zadanej jest przetwarzany tylko przez cz[ regulatora, za[ pozostaBa cz[ przetwarza jedynie sygnaB wyj[ciowy obiektu (rys.8). Na przykBad w przypadku regulatora PI cz[ A powinna by caBkujca, za[ cz[ B - proporcjonalna. Natomiast w przypadku regulatora PD cz[ A powinna by proporcjonalna, za[ cz[ B - ró|niczkujca. Struktur przedstawion na powy|szym rysunku mo|na równie| interpretowa nastpujco: cz[ B stanowi ukBad korekcyjnego ujemnego sprz|enia zwrotnego wokóB obiektu regulacji, za[ cz[ A jest wBa[ciwym regulatorem dobieranym do wspóBpracy z obiektem skorygowanym dynamicznie. Kompensacja zakBóceD oddziaBujcych na obiekt W wielu ukBadach regulacji skuteczno[ dziaBania regulatora mo|e zosta poprawiona je[li istnieje mo|liwo[ pomiaru warto[ci sygnaBu zakBócajcego prac obiektu. Zastosowa mo|na wtedy ukBad kompensacji wpBywu tego zakBócenia na obiekt poprzez dodanie do sygnaBu wyj[ciowego regulatora dodatkowego sygnaBu kompensujcego ze znakiem przeciwnym do znaku oddziaBywania zakBócenia na obiekt. Ide ukBadu zamknitego z kompensacj zakBócenia przedstawiono na rys. 9, przy zaBo|eniu, |e obiekt mo|na podzieli na dwie cz[ci - jedn wstpn, o transmitancji GO1(s), przed miejscem oddziaBywania zakBócenia i drug koDcow o transmitancji GO2(s), midzy miejscem oddziaBywania zakBócenia a wyj[ciem. Mo|na uwa|a, |e czBon o transmitancji GK(s) stanowi rodzaj drugiego regulatora dziaBajcego ze specyficznym sprz|eniem "w przód" (ang. feedforward control). Rys.9. UkBad regulacji z kompensacj zakBócenia. Jak Batwo sprawdzi, transformata skBadowej bBdu regulacji wywoBanego zakBóceniem wyra|a si wzorem (10) Je|eli mo|liwe jest dobranie w torze kompensacji transmitancji (11) to wpByw zakBócenia na prac ukBadu zamknitego zostanie caBkowicie wyeliminowany, a regulator GR(s) wystarczy dobra do pozostaBej cz[ci obiektu o prostszej transmitancji GO2(s). W bardzo wielu przypadkach wystarczy, |e regulator (11) kompensujcy zakBócenie bdzie regulatorem typu P lub PD. SygnaB kompensujcy zakBócenie powinien by dodawany do sygnaBu wyj[ciowego regulatora przed blokiem realizujcym ograniczenie sygnaBu wypadkowego. ZakoDczenie Procedury regulacyjne sterowników programowalnych w coraz wikszym stopniu oferuj gotowe struktury realizujce przedstawione wy|ej zadania. U|ytkownik powinien jednak wiedzie jak nale|y je prawidBowo wykorzysta aby uzyska po|dany efekt. Przy dobieraniu odpowiednich parametrów pozwalajcych uruchomi tak uniwersaln procedur regulatora PID nale|y wiedzie: - czy przy wprowadzaniu czasu zdwojenia i czasu wyprzedzenia uwzgldniono ju| konkretny okres próbkowania, - jak w danej procedurze dziaBa ograniczenie sygnaBu wyj[ciowego regulatora, - czy u|ywana procedura jest algorytmem pozycyjnym czy prdko[ciowym, - jak w danej procedurze realizowa filtracj warto[ci zadanej, - jak w danej procedurze mo|na zrealizowa kompensacj zakBócenia.

Wyszukiwarka

Podobne podstrony:
Cooper, Richard Przypadek precedensowy
PID PAT3 2014 15
arm pid reset q31?
structarm pid instance q15
arm pid init q15? source
arm pid init q31? source
lab09 PID 14 (1)
chapter general pid
structarm pid instance ?2
language operators precedence
arm pid init q31?
Lab3 PA Podstawy PID
PLC mgr wyklad 11 PID przemyslowy
Wyjscia logiczne w czujnikach,PID, PLC
srslide pid screen
FAQ Konfiguracja regulatora PID
Badanie ukladu sterowania z regulatorem PID

więcej podobnych podstron