6137905415

• Wejścia i bramki nie wykorzystane

Konsekwencją minimalizacji liczby układów scalonych jest niekiedy użycie bramki o większej niż potrzeba liczbie wejść. Bywa też, że potrzebujemy użyć bramki o pięciu wejściach, a takie nie są produkowane. Użycie układu scalonego zawierającego np. 4 bramki, gdy są potrzebne tylko 2 sprawia, że pozostają w układzie jeszcze dwie bramki nie używane. Wreszcie korzystanie z bloków funkcjonalnych (układów scalonych o średnim i wysokim stopniu scalenia, realizujących złożone operacje) wiąże się z pozostawieniem pewnych wejść jako nie wykorzystanych. Poniżej podano zasady postępowania w takich właśnie sytuacjach.

Z analizy obwodów wejściowych układów TTL wynika, że układ z wejściem nie podłączonym zachowuje się tak, jak gdyby to wejście było podłączone do źródła sygnału o poziomie wysokim H. Potocznie używa się określenia, że „wejście w powietrzu to jedynka logiczna”. Układ taki będzie więc działał poprawnie, jeżeli na takim wejściu powinien być właśnie poziom wysoki. Sytuacja taka wystąpi np. w przypadku pozostawienia nie podłączonego wejścia bramki NAND. Pozostawienie jednak nie wykorzystanego wejścia bramki OR (czy NOR) „w powietrzu” sprawi, że bramka ta zostanie zablokowana (wejścia podłączone nie będą miały wpływu na jej stan i na wyjściu będzie cały czas poziom H (L)).

Inaczej to wygląda w przypadku bramek CMOS. Bardzo duża rezystancja wejściowa tych układów sprawia, że na wejściu pozostawionym w powietrzu ustala się napięcie, którego wartość jest wyższa niż wartość przyjęta dla poziomu L, a niższa niż poziom H. Zwykle jest ono bliskie napięciu przełączania U_p. Sprawia to, że bramka się wzbudza, pobiera duży prąd, a poziom logiczny wyjścia jest nieokreślony.

Jednak w żadnym przypadku nie należy pozostawiać wejść układów TTL, a szczególnie CMOS nie podłączonych!

Powody wyżej sformułowanej zasady postępowania są bowiem następujące:

1.    Z powodu bardzo dużej impedancji wejściowej (dotyczy to zwłaszcza układów CMOS) poziom napięcia na wolnym wejściu nie jest stały. Jeżeli napięcie to jest bliskie napięcia przełączania, to układ pobiera znacznie większy prąd ze źródła zasilania, co może doprowadzić do przegrzania układu (patrz rys. 6.2). Grozi wzbudzeniem się bramki, impulsowym poborem prądu i w konsekwencji sprzęganiem się układów poprzez źródło.

2.    Pozostawienie nie wykorzystanego wejścia „w powietrzu” powoduje zwiększenie czasu propagacji — układ działa wolniej. (Na przykład w układach TTL czas ten ulega wydłużeniu o ok. 1 ns na każde nie podłączone wejście.)

3.    Zmniejsza się odporność takiego układu na zakłócenia. (Nie podłączone wejście zachowuje się tak, jak antena odbierająca impulsy zakłócające.)

Rys. 9.31. Podłączanie nie wy korzy stany ch wejść

Na rysunku 9.31 przedstawiono przykładowe schematy połączeń nie wykorzystanych wejść bramek TTL czy CMOS.

W przypadku układów TTL, jeżeli istnieje ryzyko, że napięcie U_cc przekroczy wartość 5,5V, to podłączenie nie wykorzystanego wejścia do źródła napięcia U_cc należy wykonać poprzez rezystor o wartości 1 h- 5kQ.

194