8851686074
Organizacja pamięci podręcznej
Cache zorganizowana w Cache Lines o rozmiarach 16 lub 32 bajty (najmniejsza porcja informacji wymieniana z RAM).
Dla Cache RAM jest zbiorem linijek pogrupowanych w zespoły zwane stronami
TAG-RAM - katalog pamięci podręcznej, które linijki z RAM są w Cache’u
Linijka
(Cache Lines) 16 lub 32 bajty
Strona
|
TTTTTTT |
mr |
TTTTrrT | |
|
| Strona 0 | |
| Strona 1 | |
| Strona 2 | |
Strona 3 [ |
|
TTTTTTT |
TTTTTTT |
TTTTTTT |
ITT |
Strona 3
Pamięć podręczna
• Rozmiar bloku pamięci podręcznej równy jest rozmiarowi strony
• Prosta konstrukcja i duża szybkość odszukiwania informacji
• Brak elastyczności przy skokach poza granice stron
Wyszukiwarka
Podobne podstrony:
DSCN5393 (2) Pamięć podręczna - cache Organizacja: • bloki - linie pamięci (cache
Pamięć podręczna Cache to podręczna pamięć procesora. Charakteryzuje się wyjątkowo krótkim czasem
DSCN5394 (3) Pamięć podręczna - cache Zasada działania: • CPU zgłasza chęć dostępu
DSCN5397 (3) Pamięć podręczna - cache odwzorowanie bezpośrednie, direct mapped: a^
DSCN5398 (2) Pamięć podręczna - cache przykład 256 bloków, w każdym 16 słów 32 bitowych Addrass {sho
DSCN5400 (3) Pamięć podręczna - cache spójność danych cache <-> RAM - różne strategie zapisu •
DSCN5404 (2) Pamięć podręczna - cache różne strategie wymiany bloków w cache sekcyjnoskojarzenicwych
74650 Slajd24 (113) Pamięć podręczna CPU M-► Cache «-► RAM CPU -T— RAM ► Cache
DSCN5411 Wielopoziomowa pamięć podręczna (muftilevel cache) L1 - mała (np. 2*32kB). małe bloki, prio
TI(312[01]) arkusz X0002 Część I ceZadanie 1. Wskaż poprawne stwierdzenie odnoszące się do pamięci t
Procesor Pamięć + pamięć operacyjna Cache RAM T T Szyna danych szybka Most
Procesor Pamięć + pamięć operacyjni Cache RAM li _. 55 K Szyna pamięci
42 P wieloportowa Dana rm>?c trafić tu Pamięć olówna CACHE i4 x 64
img003 II 80486 - pamięć podręczna (pp) 1. Organizacja 4-blokowa po 2kB - razem 8kB. Tak wiec „dół”
więcej podobnych podstron