DSCN5400 (3)

DSCN5400 (3)



Pamięć podręczna - cache

spójność danych cache <-> RAM - różne strategie zapisu

• write-through i zapis odbywa się równocześnie do bloku cache i do RAM bezpieczne, proste ale wolne...

• write-back - najpierw zapis tylko w cache, zapis do RAM dopiero gdy zawartość całego bloku jest podmieniana na nowa (trudniejsza realizacja sprzętowa)


Wyszukiwarka

Podobne podstrony:
DSCN5404 (2) Pamięć podręczna - cache różne strategie wymiany bloków w cache sekcyjnoskojarzenicwych
Procesor Pamięć + pamięć operacyjna Cache RAM T T Szyna danych szybka Most
Procesor Pamięć + pamięć operacyjni Cache RAM li _. 55 K Szyna pamięci
Organizacja pamięci podręcznej Cache zorganizowana w Cache Lines o rozmiarach 16 lub 32 bajty (najmn
Pamięć podręczna Cache to podręczna pamięć procesora. Charakteryzuje się wyjątkowo krótkim czasem
DSCN5393 (2) Pamięć podręczna - cache Organizacja: •    bloki - linie pamięci (cache
DSCN5394 (3) Pamięć podręczna - cache Zasada działania: •    CPU zgłasza chęć dostępu
DSCN5397 (3) Pamięć podręczna - cache odwzorowanie bezpośrednie, direct mapped:    a^
DSCN5398 (2) Pamięć podręczna - cache przykład 256 bloków, w każdym 16 słów 32 bitowych Addrass {sho
DSCN5401 (2) Pamięć podręczna - cacneodwzorowanie dynamiczne - skojarzeniowe (associative) 12mod8 =
DSCN5402 (2) Pamięć podręczna złożona z 8 bloków (linii) - w różnych konfiguracjach One-way set asso
74650 Slajd24 (113) Pamięć podręczna CPU M-► Cache «-► RAM CPU -T— RAM ► Cache
DSCN5411 Wielopoziomowa pamięć podręczna (muftilevel cache) L1 - mała (np. 2*32kB). małe bloki, prio
Slajd5 (106) LtonlAbout CPU cache RAM The CPU must deliver its data at a very high speed. The regula

więcej podobnych podstron