Tomasz Gawron
Informatyka, gr 11
PRZERZUTNIKI
Przerzutnik typu RS. Najprostszy rodzaj przerzutnika asynchronicznego. Ma on dwa wejścia:
- S (Set) wejście ustawiające
- R (Reset) wejście zerujące

oraz dwa wyjścia Q (wyjście zwykłe) i (wyjście zanegowane). Stan wyjść jest zawsze przeciwny.
Normalnym stanem spoczynkowym jest stan zerowych sygnałów wejściowych. Przerzutnik typu RS
można wykonać z dwóch bramek NOR lub dwóch bramek NAND.
Przerzutnik D latch. Tak jak poprzednik ma on także dwa wejścia:
- D (Data)
- C (Clock)

oraz dwa wyjścia Q (wyjście zwykłe) i (wyjście zanegowane). W przerzutniku D latch stan wejścia D
jest kopiowany na wyjście Q przy wysokim poziomie logicznym na wejściu C. Gdy poziom wejścia C
zmieni się na niski, przerzutnik zapamiętuje ostatni stan wyjścia Q. Zmiany na wejściu informacyjnym D
nie wpływają już na wyjście Q, które zostało "zatrzaśnięte" zmianą poziomu wejścia C - z tego powodu
przerzutniki te noszą często nazwę zatrzask.
Przerzutnik JK master-slave. Jest to najpowszechniej stosowany przerzytnik cyfrowy. Posiada

on trzy wejścia J, K, C oraz dwa wyjścia Q (wyjście zwykłe) i (wyjście zanegowane). Przerzutnik JK
jest rozbudowanym przerzutnikiem RS, do którego dodano nowy człon z dwóch bramek, sterujący
sygnałami na wejściach. Jego zadaniem jest uniemożliwienie uzyskania na końcu przerzutnika RS
sygnału wzbronionego.
Zadanie 1
Zbudować i sprawdzić działanie przerzutnika RS na bramkach NOR
a) Układ z programu Multimedia Logic
b) Tabela opisująca pracę przerzutnika

S R Q


0 0

0 1 0 1
1 0 1 0
1 1 0 0
- Gdy S=0 i R=0 stan przerzutnika nie zmienia się
- Gdy S=0 i R=1 przerzutnik zostaje wyzerowany
- Gdy S=1 i R=0 następuje zmiana stanu przerzutnika
- Gdy S=1 i R=1  jest to stan niedozwolony
c) Tabela opisująca stan po przejściu z wartości poprzedniej na aktualną
S R

0 -

1 0

0 1

- 0

Zadanie 2
Zbudować i sprawdzić działanie przerzutnika RS na bramkach NAND
a) Układ z programu Multimedia Logic
b) Tabela opisująca pracę przerzutnika

Q


1 1

0 1 1 0
1 0 0 1
0 0 0 0

- Gdy =0 i =0  jest to stan niedozwolony

- Gdy =0 i =1 następuje zmiania stanu przerzutnika

- Gdy =1 i = przerzutnik zostaje wyzerowany

- Gdy =1 i =1 stan przerzutnika nie zmienia się
c) Tabela opisująca stan po przejściu z wartości poprzedniej na aktualną
S R

0 -

1 0

0 1

- 0

Zadanie 3
Zbudować i sprawdzić działanie przerzutnika D typu zatrzask
a) Układ z programu Multimedia Logic
b) Tabela opisująca pracę przerzutnika

C Q


1 0


0 0

1 1 1 0
0 1 0 1
- Gdy D=0 i C=0 stan przerzutnika nie zmienia się
- Gdy D=0 i C=1 stan przerzutnika nie zmienia się
- Gdy D=1 i C=1 stan przerzutnika zmienia się
- Gdy D=1 i C=1 stan przerzutnika zmienia się
c) Tabela opisująca stan po przejściu z wartości poprzedniej na aktualną
D

0

1

0

1

Zadanie 4
Zbudować i sprawdzić działanie przerzutnika RS master-slave (bramki NAND)
a) Układ z programu Multimedia Logic
b) Tabela opisująca pracę przerzutnika

S R C Q


- - 0


- - 1


0 0 -

1 0 10 1 0
0 1 10 0 1
1 1 10 1 1
- Gdy C=0 to bez względu na stan S i R mamy stan poprzedni
- Gdy S=0 i R=0 to bez względu na stan wejścia zegarowego mamy stan poprzedni
- Gdy S=1 i R=0 i C=1 wyjście Q przechodzi w stan 1
- Gdy S=0 i R=1 i C=1 wyjście Q przechodzi w stan 0
- Gdy S=1 i R=1 i C=1  jest to stan niedozwolony
Zadanie 5
Zbudować i sprawdzić działanie przerzutnika JK master-slave (bramki NAND)
a) Układ z programu Multimedia Logic
b) Tabela opisująca pracę przerzutnika

J K C Q


- - 1


- - 0


0 0 -

1 0 10 0 1
0 1 10 1 0
1 1 10

- Gdy C=1 przerzutnik Master reaguje lecz Slave nie z czego wynika że mamy poprzedni stan
- Gdy C=0 przerzutnik Master jest nieaktywny natomiast Slave reaguje, wniosek z tego że mamy poprzedni stan
- Gdy J=0 i K=0 Master jest nieaktywny zatem slave pamięta swój ostatni stan co daje rezultat na wyjściu w postaci
stanu poprzedniego
- Gdy na wejściu pojawia się ujemna krawędz
przerzutnik Master zapamiętuje swój stan. Uruchamia się także
przerzutnik Slave i zostaje on odpowiednio ustawiony zgodnie z wartościami J i K.

- Gdy J=1 i K=1 zanim C będzie 0 spowoduję zamianę stanu wyjść Q i czyli powrót do stanu poprzedniego
WniOSKi
1) W przerzutniku RS zbudowanym z bramek NOR wejścia R i S są aktywne przy stanie logicznym 1. Stanem
neutralnym jest dla nich stan 0. Jeśli wejście S przejdzie w stan 1, to wymusi ono stan 1 na wyjściu Q. Podobnie
stan 1 na wejściu R wymusza stan 0 na wyjściu Q. Stanem zabronionym jest stan 1 na obu wejściach R i S
przerzutnika. W takim przypadku oba wyjścia Q i Q przechodzą w stan 0. Jeśli teraz wejścia S i R przejdą
jednocześnie w stan neutralny 0, to wynikowy stan wyjścia Q jest nieokreślony - może być równy 1 lub 0.

2) W przerzutniku RS zbudowanym z bramek NAND wejścia  i są aktywne przy stanie 0. Stan 1 jest dla nich
stanem neutralnym. Jeśli wejście  przejdzie w stan 0, to wymusi ono stan 1 na wyjściu Q. Przejście wejścia R w

stan 0 wymusi stan 0 na wyjściu Q. Powrót wejść  i do stanu neutralnego nie zmienia stanu logicznego wyjścia

Q - przerzutnik zapamiętuje ustawiony stan logiczny. Jeśli oba wejścia  i znajdą się w stanie niskim 0,

będziemy mieli do czynienia ze stanem zabronionym - oba wyjścia Q i znajdą się w stanie wysokim 1. Powrót

jednego z wejść  lub do stanu neutralnego 1 wymusi odpowiedni stan przerzutnika. Problem jednakże pojawi

się, jeśli oba wejścia  i jednocześnie przejdą ze stanu 0 do stanu 1. W takim przypadku wynik jest nieokreślony,
tzn. na wyjściu Q może pojawić się zarówno stan 0 jak i stan 1 - nie da się przewidzieć, który z tych stanów ustali
się w przerzutniku.
3) przerzutnik D latch jest rozbudowanym przerzutnikiem RS. Rozbudowa polega na dodaniu dwóch bramek

NAND sterujących wejściem ustawiającym  i zerującym przerzutnika RS. Dzięki temu rozwiązaniu przerzutnik

D nie posiada stanów zabronionych - nie dochodzi w nim do sytuacji, gdy oba wejścia  i znajdują się
jednocześnie w stanie niskim.

4) Jeśli sygnał zegarowy C ma stan wysoki lub niski, to stan wejść S i R nie wpływa bezpośrednio na wyjścia Q i .
Jeśli C = 1, to sygnały R i S sterują przerzutnikiem Master. Jego wyjścia Q i Q są połączone z wejściami S i R
przerzutnika Slave, który jednakże jest zablokowany, ponieważ na jego wejściu zegarowym C panuje stan niski.
Jeśli C = 0, to zablokowany jest przerzutnik Master. Zatem na wejściach S i R przerzutnika Slave, który jest
odblokowany, panują niezmienne stany, zapamiętane przez Master. Podobna sytuacja panuje w przypadku, gdy
wejścia S i R układu znajdują się w stanach niskich. Wtedy bez względu na zmiany stanu wejścia zegarowego C
układu przerzutnik Master pamięta swój stan poprzedni, który steruje przerzutnikiem Slave. Zmiany stanu wyjść Q

Q i układu dokonują się tylko przy przejściu sygnału zegarowego z 1 na 0. Wtedy przerzutnik Master zatrzaskuje

stan wymuszony przez wejścia S i R. Na wyjściach Q i przerzutnika Master ustalają się odpowiednie stany, które
z kolei przenoszone są na wejścia S i R przerzutnika Slave. Gdy sygnał zegarowy C osiągnie poziom niski, na wyjściu
bramki NOT pojawi się stan wysoki, który odblokuje przerzutnik Slave. Przerzutnik Slave zostaje wysterowany
sygnałami wyjściowymi z przerzutnika Master i zmieni odpowiednio swój stan. Gdy oba wejścia S i R układu są w
stanie wysokim powstaje stan zabroniony. Przy ujemnym zboczu sygnału zegarowego przerzutnik Master

przejdzie w stan nieokreślony - zapamięta 1 lub 0 na wyjściu Q, a wyjście przyjmie stan przeciwny. Stanu tego
przerzutnika nie można przewidzieć ponieważ Master jest w stanie przypadkowym, to stan ten przeniesie się na
Slave.
5) Gdy sygnał zegarowy C jest w stanie wysokim. Przerzutnik Master reaguje na zmiany stanu wejść J i K, lecz

zmiany te nie przenoszą się na wyjścia Q i układu, ponieważ przerzutnik Slave jest w stanie nieaktywnym - jego
sygnał zegarowy C znajduje się w stanie niskim, ponieważ pobierany jest z wyjścia inwertera w sumie przerzutnik
pamięta poprzedni stan. Gdy sygnał zegarowy C jest w stanie niskim. Przerzutnik Master staje się nieaktywny i
stan jego wyjść nie reaguje na zmiany sygnałów J i K. Przerzutnik Slave jest aktywny, lecz jego wejścia są
sterowane z wyjść przerzutnika Master w sumie przerzutnik pamięta poprzedni stan. Gdy Sygnały J i K są w stanie
niskim bramki wejściowe są zablokowane bez względu na stan sygnału zegarowego. Ponieważ wyjścia
przerzutnika Master nie zmieniają się, zatem przerzutnik Slave pamięta swój poprzedni stan. Podczas gdy na
wejściu zegarowym C pojawia się ujemna krawędz
. Przerzutnik Master zatrzaskuje swój bieżący stan.
Odblokowuje się przerzutnik Slave i zostaje on ustawiony zgodnie z wartościami J i K. Jeśli na wejściach J i K był
ustawiony stan logiczny 1 przed przejściem sygnału zegarowego w stan 0, to do wejść przerzutnika Slave zostaną
podłączone skrzyżowane sygnały z obu wyjść, co spowoduje zmianę stanu wyjść Q i okim. Przerzutnik Master

reaguje na zmiany stanu wejść J i K, lecz zmiany te nie przenoszą się na wyjścia Q i na przeciwny - jest to tzw.
funkcja toggle (ang. zmiana, przeskok).