Politechnika Lubelska	Laboratorium podstaw elektroniki
w Lublinie	Ćwiczenie nr 11
Józwik Tomasz, Dubiel Marek, Kopacz Piotr		Semestr IV	Grupa: ED4.4	Rok akademicki: 1996/97
Temat ćwiczenia: Liczniki asynchroniczne TTL.			Data wykonania: 19.05.1997	Ocena:

Licznik asynchroniczny modulo 5.

Schemat nr 1

Przebiegi czasowe.

Przebieg nr 1

Analiza układu licznika.

Schemat nr 2

Przebiegi czasowe.

Przebieg nr 2

Wnioski.

Podczas wykonywania ćwiczenia badano licznik asynchroniczny o pojemności modulo 5. Układ został zbudowany z trzech przerzutników JK-MS typu 7472 (schemat nr 1). W czasie pomiarów otrzymano przebiegi czasowe (przebieg nr 1) zgodne z przebiegami zawartymi w instrukcji do ćwiczenia.

Drugim punktem ćwiczenia była analiza układu licznikowego przedstawionego na schemacie nr 2. Jest to układ złożony z licznika scalonego typu 7493, bramki NAND oraz inwertera. Układ scalony 7493 jest cztero bitowym licznikiem zawierającym w swojej strukturze cztery przerzutniki JK-MS (A, B, C,D) połączonych w ten sposób, że tworzą liczniki modulo 2 i modulo 8. Przerzutnik A realizuje licznik modulo 2 a przerzutniki B, C, D licznik modulo 8. Układ nie zawiera wewnętrznego połączenia między licznikami i aby zrealizować licznik modulo 16 należy podłączyć wyjście Q_A (wyjście licznika modulo 2) z wejściem B_1N (wejście licznika modulo 8). Układ zrealizowany według schematu nr 2 wykorzystuje to połączenie. Sygnał wejściowy jest przetwarzany przez licznik modulo 16 i podawany z wyjścia Q_D na jedno z wejść bramki NAND. Na drugie wejście jest podawany sygnał wejściowy. Przebieg za bramką NAND i obrazuje go przebieg pod nazwą NAND. Przebieg wyjściowy składa się przez osiem taktów z przebiegu wejściowego a przez następnych osiem jest zero.