F2 6 Margines zakłóceń

background image

F2-6

Definicja marginesów zakłóceń

w łańcuchu inwerterów

Wartości liczbowe parametrów

są określane arbitralnie

przez wytwórców CUS dla określonych warunków testowych

(schemat układu testowego, źródło sygnału testującego) oraz

temperatury otoczenia i napięcia zasilającego

. Np. dla

podwójnego

przerzutnika 74F74 (Klasa TTL, rodzina Fast)

:

Typowe

Najgorszego przypadku

(wartości minimalne lub maksymalne,

zależnie od tego, które są gorsze)

© J. Kalisz, WAT, 2006


Wyszukiwarka

Podobne podstrony:
F2 31 Układy CMOS 10 Margines zakłóceń
zakłócenia
test 1 - 2010, Elektrotechnika-materiały do szkoły, Zakłócenia w układach elektroenergetycznych
F2 7 Warunki pracy
HamInterfacing eliminacji zaklocen w pracy krotkofalarskiej
biofizyka wersja F2, Farmacja Poznań, I ROK (2010-2011), biofizyka
F2 71 Pamięci stałe EPROM 3
F2 L 1
,makroekologia, Hipoteza umiarkowanych zakłóceń
5 Grunty marginalne; kryteria wydzielania i sposoby zagospodarowania
F2 REJESTR DZIAŁAŃ
F2 17 Układy CMOS 1 Inwerter
F2 19 Układy CMOS 3 Parametry
Cw 25 Zaklocenia id 122416 Nieznany
W 2  03 13 marginalizacja
3.Model zakłóceń.Zaoczne, Semestr IV, EMC w informatyce
Laborka obwody 3 fazowe, Elektrotechnika-materiały do szkoły, Zakłócenia w układach elektroenergetyc

więcej podobnych podstron