Instytut Informatyki Stosowanej PWSZ w Elblągu

- 1 -

Państwowa Wyższa Szkoła
Zawodowa

Instytut Informatyki Stosowanej
Prowadzący:
mgr inż. Stanisław Witkowski

Wykonawcy ćwiczenia:
1.

K

ierownik

2.
3.
4.

IIS PWSZ
Rok -
Grupa -
Rok akademicki -

LABORATORIUM

Techniki Cyfrowej i Mikrokomputerów

Data ćwiczenia:

Nr ćwiczenia - III

Temat:

Przerzutniki. Układy kombinacyjne

Ocena:

1. Cel ćwiczenia.

Celem ćwiczenia jest poznanie podstawowych zagadnień.


Wymagane wiadomości:
Kody binarne, rodzaje przerzutników.

2. Wiadomości podstawowe

Przerzutniki

Przerzutnik (ang.

flip-flop

) jest elementem logicznym,

który ma cech

ę zapamiętywania informacji. Inaczej mówiąc,

przerzutnik ma dwa stany stabilne. Najprostsze przerzutniki
mo

żna

budowa

ć

z

bramek

logicznych.

Bardziej

zaawansowane

wymagaj

ą

odpowiednich

rozwi

ązań

uk

ładowych. Przerzutniki posiadają zwykle kilka wejść

steruj

ących oraz dwa (czasem tylko jedno) wyjścia

przeciwsobne, które oznaczamy

Q

i

Q

. Stan tych wyj

ść jest

zawsze przeciwny.

Przerzutnik R-S

Jest to najprostszy rodzaj przerzutnika. Posiada on dwa

wej

ścia:

•

R

- Reset, wej

ście zerujące

•

S

- Set, wej

ście ustawiające

oraz dwa wyj

ścia

Q

i

Q

, na których wyst

ępuje stan

przeciwny.

Przerzutnik

R-S

mo

że być wykonany z dwóch bramek

NAND

lub

NOR

. Dzia

łanie przerzutnika zależy od tworzących

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 2 -

go bramek, ale w obu przypadkach mo

żna wskazać na

podobie

ństwa. Poniżej omawiamy dokładnie oba przypadki.

Przerzutnik R-S wykonany z bramek NAND

SR Q

n

1

1

Q

n-1

0 1 1
1 0 0

0

0

1

W przypadku wykonania przerzutnika

R-S

z bramek

NAND

stanem aktywnym wej

ść jest stan 0, dlatego czasami

przerzutnik taki oznacza si

ę jako przerzutnik

R-S

. Gdy na

wej

ściach

R

i

S

panuje stan 1, to przerzutnik pami

ęta swój

poprzedni stan, oznaczony w tabelce jako

Q

n-1

. Dlatego

w

łaśnie ten element logiczny nazywamy elementem

pami

ęciowym. Jeśli wejście

S

zmieni swój stan na

0

(R wci

ąż

musi mie

ć stan 1), to na wyjściu

Q

pojawi si

ę stan

1

.

Mówimy, i

ż poziom niski na wejściu

S

ustawia wyj

ście

Q

na

1

. St

ąd oznaczenie tego wejścia literką

S

b

ędącą skrótem

angielskiego s

łowa

Set

(ustaw). Drugie wej

ście,

R

, pe

łni

funkcj

ę odwrotną. Pojawienie się niskiego poziomu na

R

(na

S musi by

ć 1) spowoduje ustawienie stanu

0

na wyj

ściu

Q

.

Mówimy, i

ż poziom niski na wejściu

R

zeruje wyj

ście

Q

. St

ąd

pochodzi oznaczenie wej

ścia literką

R

od angielskiego s

łowa

Reset

(zeruj).

Problem pojawia si

ę, gdy jednocześnie na obu wejściach

R

i

S

wyst

ąpi stan 0. W takim przypadku na obu wyjściach

przerzutnika b

ędzie stan

1

. Poniewa

ż wyjścia

Q

i

Q

zgodnie z

definicj

ą

przerzutnika

powinny

przyjmowa

ć

warto

ści

przeciwne, jest to tzw.

stan niedozwolony

.

Poni

żej

przedstawiamy

model

przerzutnika

R-S

zbudowanego z bramek

NAND

. Zwró

ć uwagę, iż po powrocie

wej

ść do poziomu

1

przerzutnik zapami

ętuje swój stan (stan

wyj

ść się nie zmienia). Można go więc wykorzystać jako

element pami

ętający informację.

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 3 -

Przerzutnik R-S

Na schematach sieci logicznych pomija si

ę zwykle

struktur

ę wewnętrzną przerzutników. Zamiast tworzących je

bramek rysujemy odpowiedni prostok

ąt z zaznaczonymi

wej

ściami i wyjściami. Jeśli wejście jest aktywne przy stanie 0

(jak w tym przypadku), to rysujemy przy nim kó

łeczko (jak na

wyj

ściu bramek

NOT

,

NAND

,

NOR

oraz

EX-NOR

).

Symbol logiczny przerzutnika RS wykonanego z bramek

NAND

Przerzutnik R-S wykonany z bramek NOR

SR Q

n

0

0

Q

n-1

1 0 1
0 1 0

1

1

0

Je

śli zamiast bramek

NAND

zastosujemy bramki

NOR

, to

równie

ż powstanie przerzutnik

R-S

, lecz tym razem stanem

aktywnym b

ędzie wartość

1

. Wyj

ścia przerzutnika zamieniają

si

ę miejscami (

Q

jest po przeciwnej stronie wej

ścia

S

na

schemacie bramkowym). Je

śli na obu wejściach panuje stan

0

, to przerzutnik pami

ęta poprzedni stan wyjścia, który w

tabelce oznaczyli

śmy jako

Q

n-1

. Jest to sytuacja analogiczna

do przerzutnika

R-S

zbudowanego z bramek

NAND

. Podanie

na wej

ście

S

(Set - ustaw) stanu

1

spowoduje ustawienie

wyj

ścia

Q

na

1

. Podanie stanu

1

na wej

ście

R

(Reset - zeruj)

spowoduje wyzerowanie wyj

ścia

Q

. Je

śli na obu wejściach S

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 4 -

i R pojawi si

ę stan 1, to wyjścia ustawią się w stan 0 i

przestan

ą być komplementarne. Jest to więc stan

niedozwolony. Poni

żej przedstawiamy model przerzutnika R-

S oraz jego symbol logiczny.

Przerzutnik R-S

Symbol logiczny przerzutnika R-S wykonanego z bramek

NOR

Synchroniczny przerzutnik R-S

Zwyk

ły przerzutnik

R-S

zmienia swój stan po zmianie

stanów wej

ść

S

i

R

. Cz

ęsto jednak pożądane jest, aby

zmiana taka nast

ępowała synchronicznie z sygnałem

zegarowym, czyli taktem. W ten sposób mo

żemy w sieci

logicznej

unikn

ąć wielu zakłóceń i hazardów oraz

synchronizowa

ć poszczególne jej elementy. Wejście

zegarowe mo

żemy wyobrazić sobie jako swoisty zamek. Jeśli

panuje na tym wej

ściu stan nieaktywny, to przerzutnik jest

zamkni

ęty i zmiana stanu wejść sterujących nic nie

powoduje. Dopiero po pojawieniu si

ę stanu aktywnego na

wej

ściu zegarowym, przerzutnik odblokowuje wejścia

steruj

ące i zmienia się zgodnie z tablicą przejść. Zwróć

uwag

ę, iż nie powiedzieliśmy jaką wartość przyjmuje stan

aktywny - mo

że to być stan statyczny 0 lub 1 albo stan

dynamiczny w momencie zmiany poziomu logicznego z 0 na
1 lub z 1 na 0 (tzw. zbocze narastaj

ące i opadające) w

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 5 -

zale

żności od wykonania przerzutnika. Wejście taktujące

oznaczamy zwykle literk

ą

C

(ang Clock - zegar) lub

T

.

CS R Q

n

0

0

0

Q

n-1

0

0

1

Q

n-1

0

1

0

Q

n-1

0

1

1

Q

n-1

1 0 0 Q

n-1

1 0 1 0
1 1 0 1

1

1

1

1

Synchroniczny przerzutnik

R-S

otrzymujemy ze zwyk

łego

przerzutnika

R-S

dodaj

ąc dwie bramki

NAND

, których

zadaniem jest separacja sygna

łów

S

i

R

w czasie, gdy na

wej

ściu taktującym

C

panuje stan nieaktywny (tutaj stan 0).

Poni

żej

przedstawiamy

schemat

logiczny

takiego

przerzutnika oraz tabelk

ę jego stanów.

Przerzutnik synchroniczny R-S

Sposoby wyzwalania przerzutników synchronicznych

W zale

żności od sposobu wyzwalania (odblokowywania

wej

ść) przez sygnał zegarowy wyróżniamy cztery rodzaje

przerzutników

synchronicznych.

Dla

ka

żdego z tych

przypadków istnieje odpowiedni symbol wej

ścia zegarowego

C

.

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 6 -

Wyzwalanie wysokim poziomem sygna

łu

zegarowego. Wej

ścia zostają odblokowane, gdy

sygna

ł zegarowy

C

ma stan wysoki 1. Je

śli w

tym stanie nast

ąpi zmiana sygnałów na

wej

ściach przerzutnika, to również zmieni się

jego

stan

na

wyj

ściu. Opisany powyżej

synchroniczny

przerzutnik

R-S

ma

takie

w

łasności.

Wyzwalanie

niskim

poziomem

sygna

łu

zegarowego. Wej

ścia zostaną odblokowane, gdy

sygna

ł zegarowy

C

przyjmie stan niski 0.

Podobnie jak poprzednio zmiany na wej

ściach w

trakcie trwania tego sygna

łu spowodują zmiany

stanów wyj

ściowych przerzutnika. Taki typ

taktowania oznaczamy kó

łeczkiem na wejściu

zegarowym, podobnie jak wyj

ścia bramek

odwracaj

ących NOT, NAND, NOR itp.

Aby

otrzyma

ć

taki

przerzutnik

z

synchronicznego przerzutnika

R-S

, nale

ży na

jego wej

ściu C dodać

inwerter

.

Wyzwalanie narastaj

ącym zboczem sygnału

zegarowego. Wej

ścia są odczytywane przez

przerzutnik tylko w bardzo krótkiej chwili, gdy
sygna

ł zegarowy

C

mienia si

ę ze stanu 0 na 1.

Gdy sygna

ł zegarowy ustabilizuje się na

poziomie 1, wej

ścia zostaną znów zablokowane

i zmiany ich stanu nie wp

łyną na stan sygnałów

wyj

ściowych

przerzutnika.

Taki

sposób

wyzwalania umo

żliwia tworzenie przy pomocy

przerzutników uk

ładów zliczających impulsy.

Taki sposób wyzwalania jest odporny na
zak

łócenia. Wyzwalanie zboczem narastającym

zaznaczane jest ma

łym trójkątem rysowanym

przy wej

ściu zegarowym.

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 7 -

Wyzwalanie

opadaj

ącym zboczem sygnału

zegarowego.

Wej

ścia

przerzutnika

s

ą

odczytywane w momencie zmiany stanu sygna

łu

zegarowego z poziomu 1 na 0. Gdy sygna

ł

zegarowy ustabilizuje si

ę na poziomie 0, wejścia

s

ą blokowane, aż do następnego zbocza

opadaj

ącego. Wyzwalanie zboczem opadającym

zaznaczane jest ma

łym trójkątem i kółkiem przy

wej

ściu zegarowym.

Przerzutnik wyzwalany poziomem sygna

łu zegarowego

nosi nazw

ę przerzutnika statycznego lub zatrzasku (ang.

latch - klamka, zatrzask). Przerzutniki wyzwalane zboczem
nazywamy przerzutnikami dynamicznymi.

Przerzutnik D

C D Q

n

0

0

Q

n-1

0

1

Q

n-1

1 0 0
1 1 1

Przerzutnik typu

D

powstaje w prosty sposób z

synchronicznego przerzutnika

R-S

przez dodanie jednego

invertera

na wej

ściu

R

. Przerzutnik ten ma ogromne

zastosowanie w tworzeniu ró

żnych rejestrów oraz liczników.

Dzia

łanie przerzutnika polega na przenoszeniu stanu z

wej

ścia

D

na wyj

ście

Q

w czasie trwania stanu aktywnego na

wej

ściu

C

. Gdy wej

ście wyzwalające przejdzie w stan

nieaktywny, przerzutnik zapami

ętuje ostatnio ustawiony stan.

Przerzutnik typu D

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 8 -

Symbol logiczny przerzutnika D

Przerzutniki

D

produkowane s

ą w kilku wersjach

ró

żniących się sposobem wyzwalania:

•

(SN74LS75 SN74LS77) Przerzutnik statyczny

D

typu

zatrzask (ang. latch) - zmiana stanu jest mo

żliwa, gdy

na wej

ściu zegarowym panuje stan 1. Gdy stan ten

zmieni si

ę na 0, przerzutnik zapamiętuje stan wyjścia

Q.

•

(SN74SN74) Przerzutnik dynamiczny

D

- zmiana stanu

nast

ępuje jedynie na narastającym zboczu sygnału

zegarowego.

•

(SN74SN74)

Przerzutnik

D

z

dodatkowymi,

asynchronicznymi wej

ściami ustawiającymi

PR

(Preset

- ustawia Q na 1) i

CLR

(Clear - ustawia Q na 0).

Wej

ścia takie umożliwiają dodatkowe ustawienie stanu

przerzutnika poza normalnym trybem poprzez wej

ście

D

. Najcz

ęściej reagują one na pozom logiczny 0.

Przerzutnik J-K

J K Q

n

0 0 Q

n-1

0 1 0
1 0 1
1 1 Q

n-1

Ostatnim, opisywanym przez nas przerzutnikiem jest

bardzo popularny przerzutnik

J-K.

Literki

J

i

K

zosta

ły

wybrane arbitralnie i nie odnosz

ą się do funkcji spełnianych

przez wej

ścia. Przerzutnik ten powstaje z synchronicznego

przerzutnika

R-S

wyzwalanego zboczem opadaj

ącym po

dodaniu dwóch bramek

AND

. W przeciwie

ństwie do

przerzutnika

R-S

tutaj wszystkie stany wej

ść są dozwolone i

wywo

łują dobrze zdefiniowaną zmianę stanów wyjść, co

obrazuje tabelka. Wej

ście

J

mo

żna traktować jako wejście

ustawiaj

ące, a

K

jako zeruj

ące. Jeśli na obu wejściach

J

i

K

pojawi si

ę stan 1, to przy opadającym zboczu sygnału

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 9 -

zegarowego wyj

ście

Q

przyjmie stan przeciwny (zmieni si

ę z

1 na 0 lub z 0 na 1). W tabelce nie zaznaczono sygna

łu

zegarowego, gdy

ż nie jest to potrzebne.

Synchroniczny przerzutnik J-K

Zastosowania przerzutników

Teraz

poka

żemy kilka przykładowych zastosowań

poznanych elementów logicznych w uk

ładach powszechnie

spotykanych w technice cyfrowej. Przy tworzeniu naszych
uk

ładów cyfrowych mamy do dyspozycji następujące cegiełki:

•

bramki podstawowe:

NOT

,

AND

,

OR

•

bramki uniwersalne

NAND

i

NOR

•

bramki dodatkowe

EX-OR

i

EX-NOR

•

przerzutniki

R-S

,

D

i

J-K

3. Wiadomości o dodawaniu, odejmowaniu i

mnożeniu liczb

W technice cyfrowej stosowany jest naturalny kod

dwójkowy (binarny), którego podstawą jest p = 2.
Maksymalna liczba znaków jaka może być
wykorzystana do zapisu liczby dwójkowej jest także
równa 2.

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 10 -

a

i

∈

{0,1}

np.

A = 1 0 1 0 0 1

a

5

a

4

a

3

a

2

a

1

a

0

L ( A ) = a

5

× 2

5

+ a

4

× 2

4

+ a

3

× 2

3

+ a

2

× 2

2

+ a

1

×

2

1

+ a

0

× 2

0

= 1 × 2

5

+ 1 × 2

3

+ 1 × 2

0

= 32 + 8 + 1

= 41

(10)

(10) - zapis oznaczający liczbę w systemie

dziesiętnym

Cyfry w systemie dwójkowym nazywamy bitami. Bit
związany z najwyższą wagą nazywamy najbardziej
znaczącym, a z najmniejszą wagą , najmniej
znaczącym.

najbardziej znaczący bit - 0111011 - najmniej

znaczący bit

Jeżeli dana jest całkowita liczba dziesiętna L to równoważną jej
liczbę B - o podstawie p otrzymujemy przez kolejne dzielenie
liczby L przez tą podstawę.

L

/

p

= a

0

+ b

0

/

p

a

0

/

p

= a

1

+ b

1

/

p

...

...

a

n-1

/

p

= a

n

+ b

n

/

p

Konwersja ułamkowych liczb dziesiętnych na dwójkowe.

0,25

(10)

× 2 = 0 + 0,5

0,5 × 2 = 1 + 0

0,25

(10)

= 0,01

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 11 -

spr.

0,01 = 0 × 2

-1

+ 1 × 2

-2

= 0,25

1. Liczby ósemkowe.
Naturalny kod ósemkowy bazuje na podstawie p = 8 = 2

3

.

Maksymalna liczba znaków potrzebna do zapisania słowa
kodowego jest równa tej podstawie, czyli p = 8 -> a

i

= {0...7}

np. 21

(8)

= 2 × 8

1

+ 1 × 8

0

= 16 + 1 = 17

(10)

231

(8)

= 2 × 8

2

+ 3 × 8

1

+ 1 × 8

0

= 128 + 24 + 1 = 153

(10)

Konwersja liczb ( )

10

na ( )

8

np.

49

(10)

: 8 = 6 +

1

/

8

--> 1

6 : 8 = 0 +

6

/

8

--> 6

49

(10)

= 61

(8)

spr.

61

(8)

= 6 × 8

1

+ 1 × 8

0

= 48 + 1 = 49

Konwersja liczb ( )

2

na ( )

8

Każde kolejne trzy bity w słowie dwójkowym, zaczynając od
najmniej znaczącego, zastępujemy cyfrą dziesiętną, ponieważ
za pomocą 3 bitów można zakodować co najwyżej 8 znaków.

p = 2

3

4 2 1

0 0 0 - 0
0 0 1 - 1
0 1 0 - 2
0 1 1 - 3
1 0 0 - 4
1 0 1 - 5
1 1 0 - 6
1 1 1 - 7

np.

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 12 -

7 4 6 5 4

111|100|110|101|100

(2)

74654

(8)

Konwersja liczb ( )

8

na ( )

2

5 7 1 6 3

57163

(8)

= 101|111|001|110|011

(2)

( )

10

= ( )

10

2. Liczby szesnastkowe.
Naturalny system szesnastkowy oparty jest na podstawie
równej p = 2

4

= 16.

Maksymalna liczba znaków jaką można wykorzystać do
napisania słowa kodowego jest równa tej podstawie, czyli jest
równa 16 . Litery są odpowiednikami liczb 10 - tnych. a

i

= {0,

... 9, A, B, C, D, E, F}

8 4 2 1
0 0 0 0 - 0
0 0 0 1 - 1
0 0 1 0 - 2
0 0 1 1 - 3
0 1 0 0 - 4
0 1 0 1 - 5
0 1 1 0 - 6
0 1 1 1 - 7

1 0 0 0 - 8
1 0 0 1 - 9
1 0 1 0 - 10 = A
1 0 1 1 - 11 = B
1 1 0 0 - 12 = C
1 1 0 1 - 13 = D
1 1 1 0 - 14 = E
1 1 1 1 - 15 = F

Konwersja liczb ( )

2

na ( )

16

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 13 -

np.

0011|1000|1100|0011|1110

(2)

3 8 12 3 14

C E

(16)

Konwersja liczb ( )

16

na ( )

2

37A

(16)

= 001101111010

(2)

Zad 1

Zamień ( )

10

na ( )

2

i ( )

8

, ( )

16

1548 : 2 = 774 +

0

/

2

0 1548

(10)

=

011|000|001|100

(2)

774 : 2 = 387 +

0

/

2

0 3 0 1 4

387 : 2 = 193 +

1

/

2

1

3014

(8)

193 : 2 = 96 +

1

/

2

1

96 : 2 = 48 +

0

/

2

0

48 : 2 = 24 +

0

/

2

0

0110|0000|1100

(2)

24 : 2 = 12 +

0

/

2

0 6 0 C

12 : 2 = 6 +

0

/

2

0 60C

(16)

6 : 2 = 3 +

0

/

2

0

3 : 2 = 1 +

1

/

2

1

1 : 2 = 0 +

1

/

2

1

1548

(10)

= 011000001100

(2)

= 3014

(8)

= 60C

(16)

Zad 2
Wykonaj konwersję ( )

16

na ( )

2

, ( )

10

, ( )

8

1A9F

(16)

= 0001101010011111

(2)

1A9F

(16)

= 1×16

3

+ A ×16

2

+ 9 ×16

1

+ F ×16

0

= 4096 + 2560

+ 144 + 15 = 6815

(10)

000|001|101|010|011|111

(2)

0 1 5 2 3 7

15237

(8)

Zad 3
Zakoduj znaki na 5 bitach binarnych.

16 8 4 2 1

0 0 0 0 0 - 0
0 0 0 0 1 - 1

1 0 0 0 0 - 16
1 0 0 0 1 - 17

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 14 -

0 0 0 1 0 - 2
0 0 0 1 1 - 3
0 0 1 0 0 - 4
0 0 1 0 1 - 5
0 0 1 1 0 - 6
0 0 1 1 1 - 7
0 1 0 0 0 - 8
0 1 0 0 1 - 9

0 1 0 1 0 - 10
0 1 0 1 1 - 11
0 1 1 0 0 - 12
0 1 1 0 1 - 13
0 1 1 1 0 - 14
0 1 1 1 1 - 15

1 0 0 1 0 - 18
1 0 0 1 1 - 19
1 0 1 0 0 - 20
1 0 1 0 1 - 21
1 0 1 1 0 - 22
1 0 1 1 1 - 23
1 1 0 0 0 - 24
1 1 0 0 1 - 25

1 1 0 1 0 - 26
1 1 0 1 1 - 27
1 1 1 0 0 - 28
1 1 1 0 1 - 29
1 1 1 1 0 - 30
1 1 1 1 1 - 31

Zad 4
Wykonaj konwersję ( )

10

na ( )

2

.

404,638

(10)

404

(10)

: 2 = 202 +

0

/

2

0 0,638 × 2 = 1 +

0,276 1
202 : 2 = 101 +

0

/

2

0 0,276 × 2 = 0 +

0,552 0
101 : 2 = 50 +

1

/

2

1 0,552 × 2 = 1 +

0,104 1

50 : 2 = 25 +

0

/

2

0 0,104 × 2 = 0 +

0,208 0
25 : 2 = 12 +

1

/

2

1 0,208 × 2 = 0 +

0,416 0
12 : 2 = 6 +

0

/

2

0

6 : 2 = 3 +

0

/

2

0

3 : 2 = 1 +

1

/

2

1

1 : 2 = 0 +

1

/

2

1

110010100,10100

(2)

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 15 -

5. Dodawanie liczb binarnych.

a × b a + b

00

0

01

1

10

1

11

10

11

110 = 6

+ 111 = 7

1101 = 13

(D)

11111

+ 1110

101101

1111000111

+ 1111111

10001000110

2. Dodawanie liczb w pozostałych systemach.

a)

23

(4)

+ 31

(4)

4

(4)

= 10

(4)

120

(4)

6

(4)

= 12

(4)

4 : 4 = 1 +

0

/

4

0

1 : 4 = 0 +

1

/

4

1

6 : 4 = 1 +

2

/

4

2

6 : 4 = 1 +

2

/

4

2

1 : 4 = 0 +

1

/

4

1

{ 0,1,2,3 }

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 16 -

4

(10)

= 10

(4)

6

(10)

= 12

(4)

8

(10)

= 20

(4)

10

(10)

= 22

(4)

17

(10)

= 101

(4)

7

(10)

= 13

(4)

b)

83

(10)

345

(6)

237710,236

(8)

+ 49

(10)

+ 214

(6)

+ 21633,43

(8)

132 1003 261543,731

Mnożenie liczb binarnych.

10 × 11 111 × 11

7 × 3 = 21

11 111

× 10 × 11

00 111

+ 11 + 111

111 10101

10101

(2)

= 1 × 2

4

+ 1 × 2

2

+ 1 × 2

0

= 16 + 4 + 1 = 21

System trójbitowy p = 3, 4, 5, 6.

0 1 2
0 0 0 0
1 0 1 2
2 0 2 11
0 1 2 3
0 0 0 0 0
1 0 1 2 3
2 0 2 10 12
3 0 3 12 21

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 17 -

1. 234434

(5)

2. 7734737

(8)

3.

11010111101

(2)

× 4432

(5)

× 7657

(8)

× 11101111

(2)

1024423 67412431 11010111101
1314412 47520533 11010111101
2104401 57455472 11010111101

+2104401 + 67412431 11010111101
2340120143 76145017761 00000000000

11010111101

11010111101

+ 11010111101
1011010101100100011

0 1 2 3 4
0 0 0 0 0 0
1 0 1 2 3 4
2 0 2 4 11 13
3 0 3 11 14 22
4 0 4 13 22 31
0 1 2 3 4 5
0 0 0 0 0 0 0
1 0 1 2 3 4 5
2 0 2 4 10 12 14
3 0 3 10 13 20 23
4 0 4 12 20 24 32
5 0 5 14 23 32 41

1. Kodowaniem nazywamy czynność przypisywania różnym
informacją pewnych symboli. Zestaw tych symboli nazywamy

kodem danej informacji.

2. Bit oznacza cyfrę binarną mogącą przyjmować wartości zero
lub jeden (0 lub 1). Jeżeli wezmiemy n - bitów to można je
uporządkować na 2

n

różnych sposobów, np.

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 18 -

uporządkować na 2

n

różnych sposobów, np.

gdy n = 2 to na 2

2

=4 sposoby

00 ; 01 ; 10 ; 11

gdy n = 3 to na 2

3

=8 sposobów

000 ; 001 ; 010 ; 011 ; 100 ; 101 ; 110 ; 111

gdy n = 4 to na 2

4

=16 sposobów itd.

3. Gdy liczba elementów do zakodowania nie jest wielokrotnością
liczby 2 to pewna ilość kombinacji bitów zostaje nie
wykorzystana. Przykładem takiej grupy są cyfry od 0 do 9

( 10 znaków )

0 - 0
1 - 1

2 - 10

3 - 11

4 - 100
5 - 101
6 - 110
7 - 111

8 - 1000
9 - 1001

Żeby zakodować te liczby potrzeba nam 4 bitów przez co 6 różnych
kombinacji zostaje nie wykorzystana.

4. Kody dziesiętne.

Naturalny kod dwójkowy jest trudny do zrealizowania technicznie (
konwersja na system dziesiętny ). Jednak taka konwersja jest niezbędna
do komunikowania się maszyn ze środowiskiem , dlatego każdej cyfrze
dziesiętnej przyporządkowujemy jejodpowiednik binarny. Wykorzystują 4
bity i tworząc w różny sposób ich binarne. Kody takie nazywamy kodami
BCD.

8 4 2

1

Aikena

2 4 2

+ 3

2 z 5 8 4 -2

-1

Johnsona

0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 19 -

0 0 0 0

0

0 0 0 0 0 0 1

1

0 0 0 1

1

0 0 0

0

0 0 0 0 0

1 0 0 0

1

0 0 0 1 0 1 0

0

0 0 1 0

1

0 1 1

1

0 0 0 0 1

2 0 0 1

0

0 0 1 0 0 1 0

1

0 1 0 0

1

0 1 1

0

0 0 0 1 1

3 0 0 1

1

0 0 1 1 0 1 1

0

1 0 0 0

1

0 1 0

1

0 0 1 1 1

4 0 1 0

0

0 1 0 0 0 1 1

1

0 0 1 1

0

0 1 0

0

0 1 1 1 1

5 0 1 0

1

1 0 1 1 1 0 0

0

0 1 0 1

0

1 0 1

1

1 1 1 1 1

6 0 1 1

0

1 1 0 0 1 0 0

1

1 0 0 1

0

1 0 1

0

1 1 1 1 0

7 0 1 1

1

1 1 0 1 1 0 1

0

0 1 1 0

0

1 0 0

1

1 1 1 0 0

8 1 0 0

0

1 1 1 0 1 0 1

1

1 0 1 0

0

1 0 0

0

1 1 0 0 0

9 1 0 0

1

1 1 1 1 1 1 0

0

1 1 0 0

0

1 1 1

1

0 0 0 0 0

5. Kody detekcyjne wykrywają błędy , ale ich nie korygują.

Informacja

Bit parzystości

Bit nie parzystości

0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0

0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1

0
1
1
0
1

0
0
1
1
0

1
0
0
1
0

1
1
0
0
1

6. Refleksyjny kod Gray`a - liczba wyrażona w takim kodzie
zmienia się tylko o jeden bit przy przejściu od jednego słowa do

następnego.

Instytut Informatyki Stosowanej PWSZ w Elblągu

- 20 -

a) 1 - bitowy

0
1

b) 2 - bitowy

00
01
11

10

c) 3 - bitowy

000 - 0
001 - 1
011 - 3
010 - 2
110 - 6
111 - 7
101 - 5

100 - 4

4. Przebieg ćwiczenia

WG zaleceń Prowadzącego.

5. Wyniki pomiarów.

Opracowanie wyników w punkcie 5 podanych przez Prowadzącego.

6. Literatura

1. M. Nadachowski, Z. Kulka Analogowe układy scalone.
2. Paweł Sadowski - Praca licencjacka Pomiar napięcia i prądu z zastosowaniem

komputera. UMK WFiA.

3. Craig M., Gillian E.: Zarys cyfrowego przetwarzania sygnałów. Wydawnictwa

Komunikacji i Łączności, Warszawa 1999.

4. Szabatin J.: Podstawy teorii sygnałów. Wydawnictwa Komunikacji i Łączności,

Warszawa 2000.