bramki TTL


Overview

Wykres1
Wykres2
Arkusz1


Sheet 1: Wykres1



Sheet 2: Wykres2



Sheet 3: Arkusz1

Uwe Uwy Uwe Uwy
Uwe Icc Uwe Icc
0,0014 4,1 0,729 2,9
0,0014 11,9 0,729 18,2
0,242 4,1 0,76 2,9
0,242 11,9 0,76 18,2
0,357 4,1 0,773 2,8
0,357 11,9 0,773 18,2
0,566 4 0,855 2,8
0,566 11,9 0,855 17,6
0,629 3,9 0,887 2,7
0,629 11,9 0,887 17,5
0,65 3,9 0,98 2,6
0,65 11,9 0,98 17
0,723 3,8 1,07 2,6
0,723 11,9 1,07 16,5
0,901 3,6 1,1 2,5
0,901 12 1,1 16,3
1,05 3,3 1,17 2,5
1,05 12,1 1,17 16
1,13 3 1,19 2,4
1,13 12,2 1,19 16
1,18 2,8 1,2 2,4
1,18 12,2 1,2 16
1,25 2,1 1,21 1,6
1,25 17,8 1,21 24
1,28 1,8 1,22 1,4
1,28 21 1,22 25,5
1,3 1,6 1,23 1,1
1,3 22,9 1,23 27,8
1,32 1,3 1,25 0,85
1,32 27 1,25 29
1,33 1 1,28 0,75
1,33 29 1,28 29,4
1,34 0,7 1,3 0,69
1,34 31 1,3 29,6
1,36 0,36 1,33 0,8
1,36 33,5 1,33 18,8
1,38 0,33 1,34 0,78
1,38 19 1,34 18,8
1,41 0,064 1,36 0,74
1,41 14 1,36 18,8
1,53 0,064 1,41 0,67
1,53 14 1,41 18,8
2 0,064 1,45 0,61
2 14 1,45 19,2
3 0,064 1,47 0,55
3 14 1,47 19,6
5 0,064 1,5 0,47
5 14 1,5 19,8


1,53 0,12


1,53 14


1,56 0,12


1,56 14


1,6 0,12


1,6 14


2,53 0,14


2,53 14


1,86 0,13


1,86 14


2,24 0,14


2,24 14

Wyszukiwarka

Podobne podstrony:
Bramki TTL
bramki TTL
Instr nr 7 bramki TTL[1]
Bramki TTL i CMOS mają na wyjściu wzmacniacz przeciwsobny
Objaśnienie zasady działania bramki NAND na podstawie struktury wewnętrznej wykonanej w technologii
Bramki przerzutniki TTL
Laborki z elektroniki, ED 4 - Bramki logiczne TTL, POLITECHNIKA
Bramki logiczne TTL 3, Politechnika Lubelska
Bramki logiczne TTL 2, Laborka z elektroniki
119,120,121 parametryTTL i CMOS,charakterystyka przejściowa TTL, obciążalnosc bramki
Bramki logiczne TTL
Koordynacja ze strzałem na dwie bramki cz 3
Bramki Logiczne
122 3,124 ttl i cmos
Bramki i funkcje specjalne użyte przy budowie układu
bramki

więcej podobnych podstron