Zadanie 1

Zminimalizować metodą tablic Karnaugha funkcje boolowskie reprezentujące wyjścia

c, d, e, f dekodera wskaźnika siedmiosegmentowego z przykładu 3.3 (książka T.Łuby
”Synteza układów logicznych”).

Zadanie 2

Zminimalizować metodą tablic Karnaugha następujące funkcje boolowskie:

a) f =

Σ

(0,1,2,9,11,12,13, ,27, 28,29),

b) f =

Σ

[4,5,10,11,15,18,20,24,26,30,31, (9,12,14,16,19,21,25)].

Zadanie 3

Uprościć następujące wyrażenie:

)

)(

)(

)(

)(

(

D

A

B

A

D

C

B

A

D

C

B

A

D

C

B

A

Y

+

+

+

+

+

+

+

+

+

+

+

=

Zadanie 4

Zminimalizować i zrealizować na przerzutnikach typu D oraz JK automaty podane w

tablicach 4.1 oraz 4.2.

Tablica 4.1

S a b c d a b c d

1 – 3 4 2 – 1

1

1

2 4 – – – 0 – – –
3 6 6 – – 0 1 – –
4 – 6 1 5 – 0 0 1
5 – – 2 – – – 1 –
6 3 – 2 3 0 – 0 1

Tablica 4.2

S

0

1 0 1

1

2 6 0 0

2

3

1

1

1

3

– 4 – 0

4

– 5 – 0

5

3

–

1 –

6

7

–

1 –

7

– 8 – 0

8

– – – 1

Zadanie 4

Zaprojektować układ synchroniczny o wejściach x, s oraz wyjściu y, sygnalizujący

jedynką na wyjściu y fakt, że na wejściu x pojawia się sekwencja 0111, gdy s = 0, natomiast
sekwencja 1000, gdy s = 1. Założyć, że zmiana sygnału s może nastąpić tylko w stanie
początkowym s

0

.

Zadanie 5.
Zaprojektować synchroniczny układ do sprawdzania poprawności transmisji
informacji przesyłanej w kodzie „2 z 5”, tzn. sprawdzający, czy na wejściu w czasie pięciu
kolejnych taktów zegarowych pojawiły się dokładnie dwie jedynki.