F2 6 Margines zakłóceń

F2-6
Definicja marginesów zakłóceń
w łańcuchu inwerterów
" Wartości liczbowe parametrów są określane arbitralnie
przez wytwórców CUS dla określonych warunków testowych
(schemat układu testowego, zródło sygnału testującego) oraz
temperatury otoczenia i napięcia zasilającego. Np. dla
podwójnego przerzutnika 74F74 (Klasa TTL, rodzina Fast):
" Typowe
" Najgorszego przypadku (wartości minimalne lub maksymalne,
zależnie od tego, które są gorsze)
© J. Kalisz, WAT, 2006

Wyszukiwarka

Podobne podstrony:
F2 31 Układy CMOS 10 Margines zakłóceń
(21 Potencjał zakłócający i anomalie)
F2 W4 dielektryki
4Praca lic Podkultura więzienna jako czynnik zakłócający proces resocjalizacji
Redakcja techniczna Złoty podział marginesów
margin right
Analiza marginalna (1)
marginwidth
F2 30 Układy CMOS 9 Szybkość działania
Źródła i wybrane metody ograniczania zakłóceń w systemach automatyki z napędami przekształtnikowymi
margin left
Podejmowanie optymalnych decyzji na podstawie analizy marginalnej

więcej podobnych podstron