Wykorzystanie VHDL do projektowania liczników asynchronicznych i synchronicznych.
Celem ćwiczenia jest poznanie zasad funkcjonowania przerzutników różnych typów oraz projektowanie liczników synchronicznych i asynchronicznych. Projektowane będą 2 liczniki maksymalnie 5-bitowe. Stany wyjściowe liczników pokazujemy dziesiętnie na wyświetlaczach 7
segmentowych
Realizacja ćwiczenia :
●
przygotowanie elementów składowych (transkodery)
●
sprawdzenie poprawności działania w trakcie symulacji
●
przydzielenie pinów wejściowych i wyjściowych
●
zaprogramowanie układu
●
prezentacja działającego układu Liczniki projektujemy zgodnie z poniższymi tabelami : b3
b2
b1
b0
Licznik
Typ przerzutnika
synchroniczny
0
0
0
0
modulo 10
JK
0
0
0
1
modulo 13
D
0
0
1
0
modulo 11
RS
0
0
1
1
modulo 12
T
0
1
0
0
modulo 14
JK
0
1
0
1
modulo 9
D
0
1
1
0
pracujący
w RS
kodzie Greya
0
1
1
1
pracujący
w T
kodzie Aikena
1
0
0
0
kod 84-2-1
JK
1
0
0
1
kod 5211
D
1
0
1
0
kod Greya
RS
1
0
1
1
modulo 15
T
1
1
0
0
kod Greya
JK
1
1
0
1
modulo 10
D
1
1
1
0
kod 5211
RS
1
1
1
1
kod Aikena
T
Tabela 1
sekwencja
Typ
b3
b2
b1
b0
przerzutnika
0
0
0
0
0 2 46 8 10 9 7 5 3 1 0 …
JK
0
0
0
1
0 1 0 2 0 3 0 1
D
0
0
1
0
0 1 4 7 10 9 6 5 3 2 0
RS
0
0
1
1
mod 15 , s=1 góra s=0 dół
T
s=0 : 0 1 2 3 4 5 6 7 0 …
JK
0
1
0
0
s=1 : 0 3 5 1 4 2 6 7 0 …
s=0 : 0 1 2 3 4 5 6 0 …
D
0
1
0
1
s=1 : 1 64 2 0 5 3 1…
s=0 : 0 1 2 3 4 5 6 7 8 9 0
RS
0
1
1
0
s=1 : 0 4 9 1 3 6 5 8 2 0
s=0 : 0 6 2 4 5 3 9 1 8 7
T
0
1
1
1
s=1 : 0 1 2 3 4 5 6 7 8 9
s=0 : 0 1 2 3 4 5 6 7 0 …
JK
1
0
0
0
s=1 : 0 3 5 1 4 2 6 7 0 …
1
0
0
1
0 1 0 2 0 3 0 1
D
1
0
1
0
0 1 4 7 10 9 6 5 3 2 0
RS
1
0
1
1
mod 15 , s=1 góra s=0 dół
T
s=0 : 0 1 2 3 4 5 6 7 0 …
JK
1
1
0
0
s=1 : 0 3 5 1 4 2 6 7 0 …
s=0 : 0 1 2 3 4 5 6 0 …
D
1
1
0
1
s=1 : 1 64 2 0 5 3 1…
s=0 : 0 1 2 3 4 5 6 7 8 9 0
RS
1
1
1
0
s=1 : 0 4 9 1 3 6 5 8 2 0
s=0 : 0 6 2 4 5 3 9 1 8 7
T
1
1
1
1
s=1 : 0 1 2 3 4 5 6 7 8 9
Wykonaj następujące czynności w celu zaimplementowania układu rejestrów i liczników: 1. Stwórz nowe projekty w programie Quartus II. Z biblioteki układów wybierz układ Cyclone II EP2C35F672C6.
2. Opisz w VHDL układ rejestru o odpowiedniej długości. Przełaczniki SW17-15 podłączymy do wejść wyboru operacji realizowanej w rejestrze. Przełącznikami SW14-0 wprowadzać będziemy słowa wejściowe. Wartość wprowadzaną do rejestru pokazujemy na diodach, wyjście rejestru podłączyć do diód. Stany wyjściowe liczników pokazujemy szesnastkowo na wyświetlaczu HEX0.
3. Podłącz wejścia i wyjścia do odpowiednich pinów układu.
4. Skompiluj projekt.
5. Zaprogramuj skompilowanym projektem układ FPGA. Sprawdź działanie układu, przełączając przełączniki SW i obserwując diody.