Podstawy Sterowania Logicznego, Układy Kombinacyjne cz. 1

Podstawy sterowania

logicznego

Układy kombinacyjne – cz.1

Funktory, dekodery, multipleksery, demultipleksery

Funktory

Bufory i funktory NOT

Realizacje w układach małej skali integracji (SSI):

6 buforów

8 buforów

6 funktorów NOT

8 funktorów NOT

Podstawy Sterowania Logicznego 2011/12, ©ZM

2/17

Funktory

Funktory AND i NAND

Realizacje w układach małej skali integracji (SSI):

4 2-wejściowe funktory AND (NAND)

3 3-wejściowe funktory AND (NAND)

2 4-wejściowe funktory AND (NAND)

1 8-wejściowy funktor AND (NAND) Podstawy Sterowania Logicznego 2011/12, ©ZM

3/17

Elektrotechnika I st., rok 3, moduł C

1

Podstawy Sterowania Logicznego, Układy Kombinacyjne cz. 1

Funktory

Funktory OR i NOR

Realizacje w układach małej skali integracji (SSI):

4 2-wejściowe funktory OR (NOR)

3 3-wejściowe funktory OR (NOR)

2 4-wejściowe funktory OR (NOR)

1 8-wejściowy funktor OR (NOR) Podstawy Sterowania Logicznego 2011/12, ©ZM

4/17

Funktory

Funktory XOR

Realizacje w układach małej skali integracji (SSI):

4 2-wejściowe bramki XOR

Podstawy Sterowania Logicznego 2011/12, ©ZM

5/17

Funktory

Funktory AOI (And-Or-Invert) Realizacje w układach małej skali integracji (SSI):

2 2-2-wejściowe funktory AOI

1 3-2-2-3-wejściowe funktory AOI

1 4-2-3-2-wejściowe funktory AOI Podstawy Sterowania Logicznego 2011/12, ©ZM

6/17

Elektrotechnika I st., rok 3, moduł C

2

Podstawy Sterowania Logicznego, Układy Kombinacyjne cz. 1

Dekodery 1 z n

A3

Y15

Y14

A2

A0 – A3

Wejścia adresowe

A1

S

Zezwolenie (Strobe)

A0

Y3

Y2

Y0 – Y15 Wyjście

Y1

S

Y0

Dekodery scalone są dostępne jako:

1 z 4

1 z 8

1 z 16

Podstawy Sterowania Logicznego 2011/12, ©ZM

7/17

Dekodery 1 z n

Tablica prawdy dekodera 1 z 8

i

c

b

a

Y0

Y1

. . .

Y7

Fi

0

0

0

0

1

0

…

0

a ⋅ b ⋅ c

1

0

0

1

0

1

…

0

a ⋅ b ⋅ c

2

0

1

0

0

0

…

0

a ⋅ b ⋅ c

3

0

1

1

0

0

…

0

a ⋅ b ⋅ c

4

1

0

0

0

0

…

0

a ⋅ b ⋅ c

5

1

0

1

0

0

…

0

a ⋅ b ⋅ c

6

1

1

0

0

0

…

0

a ⋅ b ⋅ c

7

1

1

1

0

0

…

1

a ⋅ b ⋅ c

Podstawy Sterowania Logicznego 2011/12, ©ZM

8/17

Dekoder 1 z n

Dekoder jednopoziomowy 1 z 8

. . . . .

Podstawy Sterowania Logicznego 2011/12, ©ZM

9/17

Elektrotechnika I st., rok 3, moduł C

3

Podstawy Sterowania Logicznego, Układy Kombinacyjne cz. 1

Dekoder 1 z n

Dekoder piramidalny (warstwowy) 1 z 8

Podstawy Sterowania Logicznego 2011/12, ©ZM

10/17

Dekoder 1 z n

Dekoder

matrycowy 1 z 16

Podstawy Sterowania Logicznego 2011/12, ©ZM

11/17

Multipleksery

D0 – D7 Wejścia danych

A0 – A3 Wejścia adresowe

S

Zezwolenie (Strobe)

Y

Wyjście

Podstawy Sterowania Logicznego 2011/12, ©ZM

12/17

Elektrotechnika I st., rok 3, moduł C

4

Podstawy Sterowania Logicznego, Układy Kombinacyjne cz. 1

Multipleksery

Tablica prawdy multipleksera 8-wejściowego

S

A2

A1

A0

Y

0

x

x

x

0

1

0

0

0

D0

1

0

0

1

D1

1

0

1

0

D2

1

0

1

1

D3

1

1

0

0

D4

1

1

0

1

D5

1

1

1

0

D6

1

1

1

1

D7

Podstawy Sterowania Logicznego 2011/12, ©ZM

13/17

Multipleksery

D7

D6

D5

D4

Schemat

Y

D3

multipleksera

8-wejściowego

D2

D1

D0

Y7

A2

8 z

A1

r 1edo

A0

keD

Y0

S

Podstawy Sterowania Logicznego 2011/12, ©ZM

14/17

Demultipleksery (Selektory) Y7

D

Wejście danych

Y6

A0 – A2

Wejścia adresowe

D

Y5

S

Zezwolenie (Strobe)

Y4

Y0, ..., Y7 Wyjścia

A2

Y3

A1

A0

Y2

Y1

S

Y0

Podstawy Sterowania Logicznego 2011/12, ©ZM

15/17

Elektrotechnika I st., rok 3, moduł C

5

Podstawy Sterowania Logicznego, Układy Kombinacyjne cz. 1

Demultipleksery

Tablica prawdy demultipleksera 8-wejściowego

S

A2

A1

A0

Y0

Y1

Y2

Y3

. . .

Y7

0

x

x

x

0

0

0

0

…

0

1

0

0

0

D

0

0

0

…

0

1

0

0

1

0

D

0

0

…

0

1

0

1

0

0

0

D

0

…

0

1

0

1

1

0

0

0

D

…

0

1

1

0

0

0

0

0

0

…

0

1

1

0

1

0

0

0

0

…

0

1

1

1

0

0

0

0

0

…

0

1

1

1

1

0

0

0

0

…

D

Podstawy Sterowania Logicznego 2011/12, ©ZM

16/17

D

Demultipleksery

Y7

Y6

Y5

Y4

Schemat

multipleksera

Y3

8-wejściowego

Y2

Y1

Y0

Y7

A2

8

z

A1

r 1edo

A0

keD

Y0

S

Podstawy Sterowania Logicznego 2011/12, ©ZM

17/17

Elektrotechnika I st., rok 3, moduł C

6