Budowa systemów
mikroprocesorowych
Systemem mikroprocesorowym n azywam y u k ład el ek tr oni czn y zło\
on y z
mikr opr ocesor a l ub m i k ro kon tr oler a, cyfrowych u k ładó w p er yfer yjnych or az p o zostałych
el em en tó w a n al o gowych i cyfr o wyc h s tan owiących p ewn ą sp ó jn ą stru k tu r ę
p r ze zn aczon ą do r eal i zac ji ok r eśl on ych zad ań .
wsp ółcześn i e w systemach mik rop r oc esorowyc h w miejsce mi k r ok on tro l erów i
ze wn ętr zn yc h u k ładów cyfr owych często wyk o r zystu je si ę u k łady p r o gr am owal n e
n a jczęści ej wyk or zystywan ym i el em entami cyfr o wymi syste mów
mi kr opr o cesor owych są:
- b r amk i i p r zer zu tn ik i (w tym r ejestr y, l i czn i ki , s u ma tory b i na r n e, i tp .)
- mu lti p lek ser y i demu lti p l ek ser y (w tym k oder y i d ek o der y)
- b u for y 3-stanowe
- pamięci
- specjalizowane układy peryferyjne
 d o r e a l i zac ji n i e k tó r yc h za d a ń s ys temu m i k r o p r o c e so r o we g o wyk o r zys tu je si ę
g o towe u k ła d y p e r yfe r yjn e ( w p r zyp a dk u , g d y mi k r ok o n tr o l e r n i e o fe r u je
o d p o wi e d n i c h mo \
l i wo śc i l u b s ą o n e n i e wysta r c zając e )
d o k o mu n i k ac ji w s yste ma c h mi k r o p r o c e s o r o wyc h wyk o r zys tywa n e s ą mag i s tr al e
o r a z i n te r fe js y k om u n i k a cji s ze r e g o we j
m ag i s tr al a je s t zb i o r e m s ygn a łó w o ś ci ś l e o k r e ś l o n ym p r ze zn a c ze n i u . Składa się
zazwyczaj z szyny danych, adresowej i sterującej
szyna danych jest zbiorem sygnałów słu\
ącym do przesyłania informacji pomiędzy
układami. Szyna ta jest zazwyczaj dwukierunkowa
szyna adresowa jest zbiorem sygnałów słu\
ącym do adresowania (wybierania)
układów peryferyjnych lub ich pewnej funkcjonalności. Szyna ta jest
jednokierunkowa, choć mo\
e znajdować się pod kontrolą kilku układów (np.
układów bezpośredniego dostępu do pamięci DMA)
szyna sterująca jest zbiorem sygnałów słu\
ących do kontroli układów
peryferyjnych (przede wszystkim w zakresie dostępu do szyny danych oraz
adresowej). Najczęstsze sygnały szyny sterującej to sygnały odczytu, zapisu oraz
dostępu do układów zewnętrznych
Do budowy systemów mikroprocesorowych wykorzystuje się układy cyfrowe mając
przed wszystkim na uwadze ich:
poziomy napięć logicznych - niektóre układy tolerują poziomy napięć wejściowych
ró\
ne od napięcia, przy którym pracują. Jeśli układ ma wyjście typu otwarty
kolektor (otwarty dren), to mo\
e on w szerokim zakresie ustalać poziom napięcia
wysokiego stanu logicznego
czas propagacji sygnału - określa maksymalną częstotliwość pracy układu.
Groz
nym zjawiskiem, występującym przede wszystkim w układach
asynchronicznych, jest hazard
maksymalne obcią\
enie wyjścia - określa m.in. maksymalną liczbę mo\
liwych do
podłączenia wejść układów cyfrowych. Ze wzrostem obcią\
ania wyjścia maleje
poziom napięcia wysokiego stanu logicznego
Logika 5V Logika 3.3V
ma ła pr ęd ko ść
m ałe obc ią\
e ni e
HC/HCT LV
ś redn ia pr ęd ko ść
śre dn ie obci ą\
e ni e
F/AC/ACT LVC
d u \
a pr ędko ść
śre dn ie obci ą\
e ni e
FCT ALVC
d u\
a p rę dk ość
d u\
e ob cią\
en i e
ABT LVT
Rys.2.2. Dostępne na rynku popularne serie układów cyfrowych.
Pr zer zu tn ik D i rejestry
przerzutnik D jest najczęściej wykorzystywanym przerzutnikiem w systemach
mikroprocesorowych ze względu na właściwości pamiętające
występują dwa rodzaje przerzutników D: przerzutnik wyzwalany zboczem i
przerzutnik wyzwalany sygnałem (tzw. zatrzask)
Rys.2.3. Symbol, schemat zastępczy i przebiegi przerzutnika typu D wyzwalanego
poziomem (tzw. zatrzask).
 r e je s tr em n a zywam y zb i ó r p r ze r zu tn i k ó w u m o \
l i wi a jąc yc h p r ze c h o wywa n i e
i n fo r mac ji b i n a r n e j
g r u p a p r ze r zu tn i k ó w D wyzwalanych wspólnym sygnałem zegarowym stanowi
rejestr synchroniczny
w zale\
ności od konfiguracji połączeń przerzutników wyró\
niamy rejestry:
- równoległe (wejście i wyjście rejestru równoległe)
- szeregowe (wejście i wyjście rejestru szeregowe)
- równoległo-szeregowe (wejście równoległe, a wyjście szeregowej)
- szeregowo-równoległe (wejście szeregowe, a wyjście równoległe)
rejestrem szczególnym jest akumulator, który słu\
y jako jeden z argumentów
operacji arytmetycznych procesorów
innymi istotnymi rejestrami są procesora:
- rejestry danych
- rejestry adresowe
- rejestry pomocnicze
I0
O0
D Q
C /Q
I1
O1
D Q
D Q
C /Q
C /Q
I7
O7
D Q
Q
C /Q
/Q
CLK
CLK
Rys.2.4. Równoległy rejestr ośmiobitowy zbudowany z ośmiu przerzutników typu D.
 w u k ła d a c h m i k r o p r oc e s o r o wyc h c zę s to r e a l i zu je s i ę ś c i śl e ok r e ś l o n e fu n k cje
b i n ar n e (n p . ar ytme tyc zn e - s u m ator b i n a r n y)
fu n k c je b i n ar n e r e a l i zo wa n e s ą n a jc zę ś c i e j z wyk o r zys ta n i em m u l ti p l e k s e r ó w l u b
u k ła d ó w p r og r am o wa l n yc h , r za d zi e j z wyk o r zys ta n i em p oje d yn c zyc h b r am e k
ai b p si p
i i i+1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Rys.2.5. Symbol i schemat zastępczy sumatora jednobitowego.
Multipleksery i demultipleksery
są to układy powszechnie stosowane w systemach mikroprocesorowych
zasada działania multipleksera opiera się na połączeniu wybranego wejścia X0..X7
poprzez wejścia adresowe A0..A2 z wyjściem Y
z wykorzystaniem multiplekserów mo\
na łatwo zrealizować skomplikowane funkcje
binarne wielu argumentów
multipleksery często stosuje się do zwiększenia liczby wejść cyfrowych dostępnych
w mikrokontrolerze
X0
X1
X2
X3
Y
M UX
X4
X5
X6
X7
A2 A1 A0
Rys.2.6. Symbol i schemat ideowy multipleksera.
 za s a d a d zi a ła n i a d e mu l ti p l e k s er a o p i e r a s i ę n a p o łąc ze n i u we jśc i a X z wybranym
wyjściem Y0..Y7 poprzez wejścia adresowe A0..A2
demultiplekser, w którym wejście X na stałe związane jest z poziomem logicznym
(wysokim lub niskim) nazywany jest dekoderem
dekodery wykorzystuje się do multipleksowania urządzeń (obsługi tylko jednego
urządzenia w danej chwili czasowej)
demultipleksery i dekodery często stosuje się jako dekodery adresowe w
rozbudowanych systemach mikroprocesorowych
Y0
Y1
Y2
Y3
X
DEMUX
Y4
Y5
Y6
Y7
A2 A1 A0
Rys.2.7 . Symbol i schemat ideowy demulitipleksera.
Bufory 3-stanowe
I0 O0
układy trójstanowe umo\
liwiają w
stanie wysokiej impedancji sygnałową
I1 O1
separację od wyjść układu
wyjścia trójstanowe umo\
liwiają pracę
I2
O2
układów, w których bezpośrednie
połączenie ich wyjść mogłoby I3 O3
spowodować zwarcie
I4 O4
układy zapisujące dane poprzez
wspólną szynę danych muszą mieć
I5 O5
wyjścia trójstanowe
I6
O6
sygnał sterujący stanem wysokiej
impedancji zazwyczaj nazywa się OE
I7
O7
(Output Enable) i zazwyczaj jest
aktywny przy niskim poziomie
/OE1
logicznym
/OE2
Rys.2.8. Bufory trójstanowe w strukturze
wewnętrznej układu 74HC244
Porty wejścia-wyjścia
umo\
liwiają przesyłanie informacji do/na zewnątrz systemu mikroprocesorowego
port wejściowy składa się przynajmniej z zestawu buforów trójstanowych,
natomiast port wyjściowy zawiera przynajmniej przerzutniki tupu D
I0 I1 I2 I3 I4 I5 I6
I7
D Q D Q D Q D Q D Q D Q D Q D Q
C /Q C /Q C /Q C /Q C /Q C /Q C /Q C /Q
CL K
/OE
O0 O1 O2 O3 O4 O5 O6 O7
Rys.2.9. Bufory trójstanowe i przerzutniki typu D w strukturze wewnętrznej układu
74HC574.
Specjalizowane układy peryferyjne
liczbę portów wejścia-wyjścia w systemie mikroprocesorowym mo\
na zwiększyć
z wykorzystaniem układu 8255
układ 8255 dysponuje trzema ośmiobitowymi portami wejścia-wyjścia
umo\
liwiającymi pracę w ró\
nych konfiguracjach (3 tryby pracy portów)
sygnał /CS (Chip Select) słu\
y do wyboru (uaktywnienia) układu
D0..D7
PA0..PA7
A1
A0
PB0..PB7
8255
/RD
PC0..PC3
/WR
PC4..PC7
RES
/CS
Rys.2.10. Symbol programowalnego interfejsu peryferyjnego 8255.
 z wyk or zystan i em u k ła du c zasowe go 8254 mo\
na dokonywać pomiaru czasu
trwania impulsów lub generować sygnały cyfrowe o zadanym kształcie
układ 8254 zawiera 3 moduły czasowe, z których ka\
dy wyposa\
ony jest w licznik
16 bitowy
liczniki układu 8254 pracują w jednym z sześciu trybów
- tryb 0 - licznik pracujący wstecz
- tryb 1 - programowalny przerzutnik monostabilny
- tryb 2 - dzielnik częstotliwości
- tryb 3 - generator przebiegu prostokątnego
- tryb 4 - impuls opóz
niony wyzwalany programowo
- tryb 5 - impuls opóz
niony wyzwalany sprzętowo
liczniki układu 8254 mogą pracować jako binarne lub w kodzie BCD
maksymalna częstotliwość pracy liczników wynosi 10MHz
 s yg n a ł G - wejście bramkujące pracę licznika
sygnał C - wejście zegarowe licznika
sygnał Y - wyjście logiki licznika
G0
D0..D7
C0
Y0
A1
A0
G1
8254
C1
/RD
Y1
/WR
G2
/CS
C2
Y2
Rys.2.11. Symbol licznika programowalnego 8 254.