Technika Cyfrowa 2  Wykład 2
dr in\
. SÅ‚awomir Sambor
[e-mail]
ITA, budynek C-5 pokój 708,
Tel. [phone]
http://zstux.ita.pwr.wroc.pl/slawek/
1
Układy PLE
" Nieprogramowalna matryca AND.
" Idea na przykładzie struktury o 3 WE i 4 WY:
" Termy T0 ... T7 odpowiadają wszystkim 8 kombinacjom sygnałów WE;
w ka\
dej chwili dokładnie jeden z nich jest aktywny (równy 1) i zaprogramowane dla niego słowo
w matrycy OR zostanie podane na WY.
" Czyli: pamięć ROM (Read Only Memory) o organizacji 8 słów 4-bitowych (8 x 4), której zawartość
ustala siÄ™ programujÄ…c matrycÄ™ OR.
" W zale\
ności od technologii pamięć PROM, EPROM lub E2PROM.
" W porównaniu do klasycznych realizacji pamięci ROM:
- zaleta: szybsza odpowiedz

- wada: mniejszy stopień scalenia, mniejsze pojemności
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 1
Bufory trójstanowe - zwykle występują na wyjściach w układach PLE
Bufor 3-stanowy:
OE=1 Ò! OUT=IN (0 lub 1)
OE=0 Ò! OUT=Z (stan wysokiej impedancji)
Niezbędne jeśli do jednej linii sygnałowej dołączane wiele wyjść
(jak np. przy łączeniu wyjść wielu układów pamięci do magistrali danych).
Układy PAL
" Nieprogramowalna matryca OR Ò! ka\
dy term dołączony na stałe do jednej z bramek OR
" Struktura: dwupoziomowy układ AND - OR (SOP, Sum Of Products)
" Najbardziej rozpowszechniona rodzina układów PLD
" Produkowana początkowo głównie w dwóch technologiach
- PROM: przepalane bezpieczniki, szybkie układy bipolarne
- EPROM: układy MOS
obecnie coraz częściej tak\
e w technologii E2PROM (np. rodzina PALCE, EE CMOS)
" Podstawowa klasyfikacja układów PAL:
- kombinacyjne
- rejestrowe
- z makrokomórkami programowalnymi
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 2
Układy PAL kombinacyjne
" Termy (linie teraz poziome) sÄ…
ponumerowane 0..63 (obudowa
20-wyprowadzeniowa; w układach
większych 0..74, obudowa 24-wypr.).
" Wejścia do matrycy programowalnej
(linie pionowe):
piny WE + sprzÄ™\
enia zwrotne z WY.
Ich liczba = liczba WE + liczba
sprzÄ™\
eń zwrotnych.
" Wszystkie sygnały w matrycy są dostępne
komplementarnie;
funkcje WY sÄ… zanegowane.
" Układ PAL16L8 -10 WE / 8 WY,
matryca 64x32 - 6 WY ze sprzÄ™\
eniami
zwrotnymi (dwa skrajne bez!)
PAL16L8: Komórka WY
" Na ka\
de wypr. WY przypada 8 termów (AND): 1 sterujący buforem + 7
dołączonych na stałe do bramki OR
" Matryca AND: 64 x 32 punktów programowania (8x8 = 64 linii termów,
(10 + 6) x 2 = 32 pionowych linii sygnałowych)
" Obudowa 20 wyprowadzeniowa (10 WE + 8 WY + Vcc + GND)
" Term T8k sterujÄ…cy k-tym buforem WY mo\
e być ró\
nie zaprogramowany:
- T8k = const 1 Ò! pin pracuje jako WY (realizuje zaprogramowanÄ… funkcjÄ™)
- T8k = const 0 Ò! pin pracuje jako dodatkowe WE
- T8k = 0/1- funkcja zmienna Ò! pin pracuje jako WE/WY
(np. transmisja dwukierunkowa na jednej linii sygnałowej)
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 3
Układy PAL rejestrowe
Układ PAL16R8
" Sygnał z ka\
dej bramki OR podawany
na przerzutnik typu D
" Dwa sygnały WE wspólne dla wszystkich
komórek WY:
- Clk
- /OE
" Po 8 termów na ka\
dÄ… bramkÄ™ OR
" Matryca programowalna 64 x 32
" Sygnały dostępne w matrycy:
8 WE + 8 sprzÄ™\
eń zwrotnych z przerzutników
" Obudowa 20-wypr. (8WE+Clk+/OE
+ 8WY + Vcc + GND)
" OE nieprogramowalny, wyprowadzenia WY
nie mogą być dwukierunkowe
Układy pokrewne 16R8
16R6: dwa skrajne WY rejestrowe zastÄ…piono WE/WY kombinacyjnymi identycznymi
jak w 16L8 (7 termów dołączonych do bramki OR + 1 term sterujący buforem trójstanowym;
sprzÄ™\
enie zwrotne pobrane za buforem mo\
liwa praca dwukierunkowa).
16R4: cztery skrajne WY jako kombinacyjne WE/WY j.w.
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 4
Oznaczenia układów PAL
PAL 16 L 8
PAL 16 R 6
ilość sygnałów doprowadzonych
ilość WY lub ilość
do matrycy programowalnej
WY rejestrowych.
(liczba WE + liczba sprzÄ™\
eń
zwrotnych)
L / H = układ kombinacyjny z WY aktywnymi 0 (Low) / 1 (High)
R = układ z WY rejestrowymi
C = układ kombinacyjny z wyjściami komplementarnymi
P = układ kombinacyjny z polaryzacją wyjść programowalną
V =układ z makrokomórkami WY programowanymi
Układy PAL z makrokomórkami programowalnymi
PAL22V10
" Bramki OR dołączone do 10
jednakowych makrokomórek
programowalnych
" Matryca AND 132 x 44
" Sygnały w matrycy: 12 wyprowadzeń
zewnętrznych + 10 sprzę\
eń zwrotnych
" Ró\
na liczba termów dołączonych
do bramek
OR: 8/10/12/14/16/16/14/12/10/8
" Dodatkowe dwa termy realizujÄ…ce
wspólne dla wszystkich makrokomórek
sygnały AR i SP
" Obudowa 24-wyprowadzenia
(12 WE + 10 WY + Vcc + GND)
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 5
Makrokomórka OLMC - Output Logic Macro Cell
" Zaprogramowanie dwóch punktów (S0 oraz S1) steruje pracą multiplekserów i określa
konkretną funkcję makrokomórki.
" Przerzutnik typu D z sygnałami AR (Asynchronous Reset) oraz SP (Synchronous Preset)  dwa
dodatkowe termy globalne w matrycy.
" Sygnał Clk wspólny dla wszystkich makrokomórek, pobierany z WE I0.
" Dodatkowy term steruje bufor 3-stanowy.
Mo\
liwe tryby pracy makrokomórki
a. Registered/active low b. Combinatorial/active low
c. Registerea/active high d. Combinatorial/active high
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 6
Układ PAL16V8
" Poza konfiguracjami niestandardowymi
mo\
e emulować dowolny układ
z rodziny 16R8 lub z rodziny 10H8.
" Obudowa 20 wyprowadzeń,
matryca AND 64 x 32.
" 8 programowalnych makrokomórek
WY (MC0 ÷ MC7).
" Dwa globalne punkty programowania
(SG0, SG1) i po dwa lokalne w ka\
dej
makrokomórce (SL0i, SL1i) razem
18 punktów programowania
Makrokomórka PALCE16V8
" SG0 - wykorzystanie wyprowadzeń 1 i 11
1 Ò! wyprowadzenia 1 i 11 jako I0 i I9 (urzÄ…dzenie bez rejestrów, np. 16L8)
0 Ò! wyprowadzenia 1 i 11 jako Clk i OE (urzÄ…dzenie z rejestrami, np. 16R8)
" SG1 - rodzaj architektury
1 Ò! ukÅ‚ad rodziny 16R8 (16R8, 16R6, 16R4 lub 16L8)
0 Ò! ukÅ‚ad rodziny 10H8
" SL0x- razem z SG1 określa funkcję komórki (rejestrowa 0 / kombinacyjna 1)
" SL1x- polaryzacja WY (bramka XOR)
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 7
Układy PAL / GAL - uwagi:
" Moduły PLD z makrokomórkami programowalnymi jako pierwsza wprowadziła
firma Lattice Semiconductors i nazwała je układami GAL (Generic Array Logic).
" Były to układy reprogramowalne, co odró\
niło je od ówczesnych układów PAL
produkowanych przez AMD.
" Obecnie ta ró\
nica zatarła się: rodzina GAL została wchłonięta przez układy PAL,
które tak\
e stały się reprogramowalne (PALCE = EE CMOS).
"  GAL is registered trademark of Lattice Seimiconductors Corp.
"  PAL is registered trademark of Advanced Micro Devices, Inc.
" W 1999 r firma AMD wycofała się z rynku układów PLD, sprzedając swój
oddział (firma Vantis) do Lattice.
Układy PLA
" Najbardziej uniwersalna struktura PLD: obie matryce programowalne.
" Układy chronologicznie pierwsze, ale rozpowszechniały się z oporami;
" obecnie wyparte przez prostsze układy PAL, znacznie rzadziej od nich stosowane.
Przykład  układ PLS153:
Idea PLA przetrwała sekwenserach programowalnych PLS (Programmable Logic Sequencer):
matryce programowalne + przerzutniki + sprzÄ™\
enia zwrotne.
Np. układ PLS105:
- 16 wyprowadzeń WE
- 48 termów AND
- łącznie 14 przerzutników typu RS; na ka\
dy przerzutnik 2 linie sumy OR (do wejść R i S)
- wspólny sygnał zegarowy (pobierany z dedykowanego WE) oraz PRESET
- stan 8 przerzutników podawany na wyprowadzenia WY poprzez bufory 3-stanowe
- stan 6  ukrytych" przerzutników dostępny jako sprzę\
enie zwrotne w matrycy AND
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 8
Układy PGA / FPGA
" Przypomnienie: Gate Arrays - najprostsza z technologii układów programowalnych maską
(gotowa matryca bramek + projektowanie warstw metalizacji).
" Programmable Gate Arrays - połączenie idei matrycy gotowych bloków oraz koncepcji
programowania punktów połączeń linii sygnałowych jak w technologiach PLD.
" Popularne obecnie układy FPGA (Field Programmable GA) - układy reprogramowalne elektrycznie.
" Firma Xilinx, koncepcja LCA (Logic Cell Array):
- CLB (Configurable Logic Block) = konfigurowalny blok logiczny
(dowolna funkcja boolowska zmiennych wejściowych + przerzutnik(i))
- SW (Switch Matrix) = programowalne połączenia pomiędzy ró\
nego rodzaju
liniami sygnałowymi, biegnącymi pomiędzy CLB.
- I/O Block = bufonowanie wyprowadzenia zewnętrznego.
Struktura układu FPGA
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 9
Programowanie układów PLD
Zaprojektowanie układu cyfrowego
" Edytor i kompilator PLD. Np. systemy PALASM (AMD), CUPL, ABEL...
" Wynik: mapa  przepalonych" połączeń w strukturze układu, np. plik w standardowym
formacie JEDEC (Joint Electron Device Engineering Council).
Programatory zewnętrzne
Urządzenie zewnętrzne + komputer PC (podłączenie przez port szeregowy lub równoległy)
+ oprogramowanie
Programowanie w systemie (In System Programming, ISP)
" Programowanie układu  wlutowanego", ostatnio coraz bardziej popularne.
" Joint Test Action Group (JTAG) => IEEE 1149.1 Boundary Scan Test Interface Standard (1990)
- standard testowania połączeń obwodów drukowanych.
" IEEE 1149.1
- interfejs TAP (Test Access Port): 4 sygnały, urządzenia połączone szeregowo
- język BSDL (Boundary Scan Description Language): zestaw instrukcji testujących
przesyłanych interfejsem TAP
" Lata 90.: wykorzystanie interfejsu TAP przez producentów PLD / FPGA do programowania
i testowania in system; rozszerzanie zestawu instrukcji BSDL.
" IEEE 1532 Standard for In-System Configuration of Programmable Devices standaryzacja
zastosowania 1149.1 do programowania ISP.
" 4 sygnały interfejsu TAP:
- TDI (Test Data Input)
- TDO (Test Data Output)
- TMS (Test Mode Select)
- TCK (Tes tClock)
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 10
Idea połączenia urządzeń - A
ańcuch JTAG (JTAG scan chain):
Lattice Semiconductor: układ GAL22V10 w wersji ISP; obudowa 28 wyprowadzeń,
sygnały interfejsu TAP jako dodatkowe 4 wyprowadzenia.
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 11