Technika Cyfrowa 2  Wykład 1
dr in\
. SÅ‚awomir Sambor
[e-mail]
ITA, budynek C-5 pokój 708,
Tel. [phone]
http://zstux.ita.pwr.wroc.pl/slawek/
1
Materiały dostępne na stronie:
http://zstux.ita.pwr.wroc.pl/moodle/
Nazwa u\
ytkownika: numer indeksu
Hasło: numer indeksu
Hasło do zapisania się na przedmiot: TC2
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 1
Literatura
W. Majewski, T. A
uba, K. Jasiński, B.
Zbierzchowski: Programowalne moduły
logiczne w syntezie układów cyfrowych, WKA

1992
T. A
uba, M.A. Markowski, B. Zbierzchowski:
Komputerowe projektowanie układów cyfrowych
w strukturach PLD, WKA
1993
Pasierbiński J., Zbysiński P.: Układy
programowalne w praktyce. WKiA

Zbysiński P., Pasierbiński J.: Układy
programowalne  pierwsze kroki
Klasyfikacja układów cyfrowych
Układy
cyfrowe
Układy ASIC
standardowe
Układy programowalne Gate
Standard Full
PLD Arrays
Cell Custom
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 2
Cyfrowe układy scalone
Dwa podstawowe kryteria klasyfikacji:
" ilość bramek w układzie (zło\
oność układu, tzw. stopień integracji),
" technologia wykonania.
Stopień integracji -liczba bramek logicznych w układzie
" SSI (Small Scale Integration) < 10
4 x NAND
4 x OR...
- proste układy rodziny TTL
" MSI (Medium Scale Inetgration) 10  100
przerzutniki (np. SN7474: 2 x D = 2 x 6 NAND)
rejestry, liczniki
proste układy arytmetyczne...
- bardziej zło\
one układy rodziny TTL
" LSI (Large Scale Inetgration) 100 - 10.000
proste mikroprocesory (liczba tranzystorów):
-4004 (1971) 2550
-8008 (1972) 2500
-8080 (1974) 5000
układy WE /WY, zegary, kalkulatory...
" VLSI (Very Large Scale Inetgration) > 10.000
mikroprocesory (liczba tranzystorów):
-8086 (1978) 29 000
-i386Dx (1985) 275 000
-i486Dx (1989) 1 200 000
-Pentium (1993) 3 100 000
-Pentium II (1997) 7 500 000
-Pentium III (1999) 24 000 000
-Pentium IV (2000) 42 000 000
-Core 2 Duo (2006) 291 000 000
-Core 2 Quad (2007) 582 000 000
UWAGI:
" Klasyfikacja utworzona na poczÄ…tku lat 80.
" Obecnie miarą zło\
oności mikroprocesorów jest raczej liczba tranzystorów
ni\
bramek (pamięci podręczne cache...).
" Gordon Moore (współzało\
yciel firmy Intel w 1968 r), 1965:
liczba tranzystorów w układzie scalonym rośnie wraz z czasem w tempie wykładniczym
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 3
http://www.intel.com/technology/mooreslaw/
Technologie
" Tranzystory bipolarne
- rodzina TTL (Transistor-Transistor Logic): 1965, Texas Instruments, układy SN74
- rodzina ECL (Emiter Coupled Logic): 1962, Motorola; większy pobór mocy, najszybsze
" Tranzystory unipolarne MOS: mniejszy pobór mocy,
mniejsze rozmiary (nawet 10x) Ò! lepsze scalanie
- pMOS: chronologicznie pierwsze
- nMOS: szybsze (większa ruchliwość nośników n);
technologia HMOS: down, sizing, zmniejszanie długości kanału tranzystora zwiększa
tak\
e szybkość; największy stopień scalenia
- Complementary MOS, CMOS: oba typy tranzystorów MOS, najmniejszy pobór mocy
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 4
Technologia TTL
Układy scalone bipolarne
Nadal popularne w prostych układach
Oznaczenia serii (przykład: SN 74LS00N)
SN  symbol producenta (SN)
74  technika TTL  cywilna temp. robocza 0-70 0C (54   wojskowa ,
temp -55 - +125 0C)
LS  odmiana technologii (S, ALS, F, AS)
00  kod układu 2 lub 3 cyfry (tutaj 4xNAND)
N - rodzaj obudowy (tutaj dwurzędowa plastik)
Nowoczesne zamienniki CMOS (np. HCT)
Podstawowe parametry układów
Maksymalna szybkość pracy  czas propagacji
Moc strat
Odporność na zakłócenia
ObciÄ…\
alność  ile mogę podłączyć wejść do pojedynczego
wyjścia
Parametry typowe
Parametry graniczne
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 5
Moc strat
Zale\
na od:
technologii budowy układu
częstotliwości (pośrednio)
ilości przełączeń na sek.
obciÄ…\
enia
konstrukcji całego układu elektronicznego
Czas propagacji tp
zasilanie
wejście
wyjście Obcią\
enie
Układ cyfrowy
Ui Uo (inny układ)
tpHL
tpLH
T=1/f
Ui
Uo
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 6
Parametry układów rodziny TTL
TTL S LS F ALS AS
Czas propagacji tp [ns]
10 3 9 3,5 5 1,7
Moc strat na bramkÄ™ PO [mW]
10 19 2 5,5 1 8
Max. Częst. Rob [MHz]
25 125 33 150 50 200
PrÄ…d wyj IOHmax [mA]
0,4 1 0,4 1 0,4 2
PrÄ…d wyj ILOHmax [mA]
16 20 8 20 8 20
PrÄ…d wej IILmax [mA]
1,6 2 0,4 0,6 0,2 0,5
ObciÄ…\
alność Nmax
10 10 20 33 40 48
Wsp dobroci (im mniej tym
100 57 18 19,2 5 13,6
lepiej) PO *tp
Parametry stanów H i L
Minimalne nap wyj w stanie H. 2,4 [V]
Minimalne nap. wej w stanie H 2,0 [V]
Maks napięcie. wyj w stanie L 0,4 [V]
Maks napięcie wej w stanie L 0,8 [V]
Margines zakłóceń 0,4V (2,4-2,0) oraz (0,8-0,4)
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 7
Charakterystyka napięciowa przejściowa i zakres
pracy
Podstawowa bramka TTL-S
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 8
Charakterystyka układu TTL-S
Podstawowa bramka TTL-LS
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 9
Charakterystyka przejściowa układu TTL-LS
Charakterystyka wyjściowa  stan wysoki
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 10
Charakterystyka wyjściowa  stan niski
Technologia ALS
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 11
Technologia F
Układy Schmitta
Układ  dyskryminujący
Zamiana sygnału analogowego na cyfrowy,
Eliminacja zakłóceń
Transmisja danych
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 12
Charakterystyka układy Schmitta
Działanie układu Schmitta w praktyce
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 13
Budowa bramki wejściem Schmitta
Bramki  otwarty kolektor
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 14
Technologia MOS
Mniejszy mo\
liwy rozmiar tranzystora,
Uproszczenie konstrukcji i produkcji,
Rodziny NMOS, PMOS
CMOS (Complementary MOS)
Wada to wra\
liwość na ładunki elektrostat.
(osto\
nie z paluchami!!!)
Najprostsza bramka MOS
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 15
Charakterystyka przejściowa
Podstawowa bramka MOS
NOR
NAND
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 16
Charakterystyki napięciowa i prądowa
Porównanie parametrów TTL-CMOS
LS ALS F CMOS HC AHC
Czas propagacji tp [ns]
9 5 3,5 125 8 5,2
Moc strat na bramkÄ™ PO
2 1 5,5 0,001 0,0025 0,0025
[mW]
Max. Częst. Rob [MHz]
33 50 150 4 50 115
PrÄ…d wyj IOHmax [mA]
0,4 0,4 1 2,1 4 8
PrÄ…d wyj ILOHmax [mA]
8 8 20 0,4 4 8
PrÄ…d wej IILmax [uA]
400 200 600 0,1 1 1
Nap zasil
5Ä…5% 5Ä…5% 5Ä…5% 3-18 3-18 3-18
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 17
Pobór mocy w funkcji częstotliwości
Bramka NOR OR w standardowej serii ECL
Bramka NAND w standardowej serii TTL
Bramka (N)OR w technologii CMOS
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 18
Układy ASIC
Application Specific Integrated Circuits
Podstawowy podział cyfrowych układów scalonych:
" Wielkie standardy: standardowe, uniwersalne elementy o strukturze niemodyfikowalnej po
wyprodukowaniu; np. bramki i układy funkcjonalne rodzin TTL, ECL, MOS, mikroprocesory, pamięci...
" Układy ASIC: u\
ytkownik ma w pewien sposób wpływ na strukturę logiczna układu
Full-Custom
Semi-Custom
" Standard Cells
" Gate Arrays
Field Programmable Gate Arrays (układy FPGA)
Programmable Logic Devices (układy PLD)
Rodzaje układów ASIC
" Dwie pierwsze klasy układów ASIC (Full Custom, Semi Custom)  programowalne
w procesie produkcji (programowalne maskÄ…).
U\
ytkownik przekazuje projekt producentowi u.s., układy po wyprodukowaniu mają
ju\
ostateczną architekturę, która nie ulega zmianom.
" Dwie pozostałe klasy układów (PLD, FPGA): wszystkie układy określonego typu
opuszczajÄ… producenta identyczne (produkcja wielkoseryjna, niskie koszty),
programowanie układu po jego wykonaniu poprzez utworzenie połączeń w istniejącej
sieci ście\
ek sygnałowych.
Zalety ASIC:
Ni\
sze koszty zaprojektowania, wykonania i uruchomienia systemu cyfrowego,
szczególnie przy produkcji wielkoseryjnej.
Mo\
liwości reprogramowania układu - ułatwione testowanie, wprowadzanie zmian w projekcie...
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 19
Full-Custom ASIC
" U\
ytkownik sam projektuje wszystkie lub wybrane komórki logiczne układu, rozmieszczenie
oraz połączenia.
" Stosowane przewa\
nie w układach nowych lub wysoce specjalizowanych, gdy brak gotowych
projektów wymaganych komórek.
" Produkcja we wsadach po 5 ÷ 30 wafli (wafer), ka\
dy wafel zawiera 10 ÷ 100 ukÅ‚adów.
Standard-Cell ASIC
" Układ projektowany z predefiniowanych standardowych komórek (standard cells),
zaprojektowanych w trybie full-custom; dostępne komercyjne biblioteki standardowych komórek.
" Du\
e komórki, realizujące zło\
one bloki funkcjonalne (np. mikroprocesory) - tzw. mega cells, cores.
" Regularny rozkład komórek w układzie, zwykle rzędy (wiersze) komórek
o staÅ‚ej wysokoÅ›ci i zmiennej dÅ‚ugoÅ›ci Ò! uporzÄ…dkowana struktura poÅ‚Ä…czeÅ„.
Gate-Array ASIC
" Regularna, niezmienna struktura elementów układu (matryca elementarnych bloków logicznych),
u\
ytkownik projektuje sieć połączeń (warstwy metalizacji).
" Standardowe układy produkowane seryjnie i  magazynowane , po otrzymaniu projektu dodawane
tylko warstwy metalizacji.
" Taniej i szybciej ni\
standard-cell. Cykl produkcji dni-tygodnie.
Układy PLD (Programmable Logic Devices)
" Standardowe, produkowane masowo układy scalone opuszczają producenta w identycznej postaci.
" Nie ma modyfikowanych masek (komórki logiczne czy metalizacje),
jeden du\
y blok programowanych połączeń programowanie wyłącznie po stronie u\
ytkownika.
Przykłady:
- programowalne pamięci tylko do odczytu (PROM)
- układy PAL, PLA: dwupoziomowa struktura sumy iloczynów,
realizujÄ…ca zaprogramowanÄ… funkcjÄ™ boolowskÄ….
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 20
Układy FPGA
" Nazywane tak\
e FPLD (Field Programmable Logic Devices).
" Zasada programowania podobna do PLD, ale bardziej zło\
ona struktura.
" Programowanie nie tylko sieci połączeń (jak w PLD), ale tak\
e pewien sposób konfigurowania
funkcji komórek logicznych:
- struktura układu: regularny układ komórek logicznych, które zawierają pewną (programowalną)
logikÄ™ kombinacyjnÄ… oraz przerzutnik(i);
- komórki logiczne otoczone siecią (programowalnych) linii sygnałowych.
" Liderzy architektur FPGA: firmy Xilinx oraz Altem.
Rachunek ekonomiczny układów ASIC
Koszt całkowity projektu i produkcji =
= koszt stały (przygotowanie projektu) +koszt jednostkowy (koszt u.s., monta\
u itp.) x liczba egzemplarzy
Przykład:
Porównanie trzech technologii
CBIC (cell-based IC = standard cell ASIC)
MCA (mask programmable gate array)
FPGA
Koszty: (stały) (jednostkowy)
CBIC: 146000 $ 8 $
MGA: 86000 $ 10 $
FPGA: 21800 $ 39 $
Wyrównanie kosztów:
FPGA vs Gate Array 2000 szt.
FPGA vs. Standard Cells 4000 szt.
Gate Array vs. StandardCells 20000 szt.
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 21
Klasyfikacja układów programowalnych
Układy programowalne
PLD
SPLD FPGA
CPLD
OTP
OTP
OTP
(EPROM, Fuse)
(EPROM)
(Antifuse)
Reprogramowalne Reprogramowalne Reprogramowalne
(EEPROM, Flash) (EEPROM, Flash) (SRAM)
Programowanie układów PLD & FPGA
"  Programowanie układu : utworzenie (lub nie) połączeń w określonych punktach linii sygnałowych,
tzw. punktach programowalnych Ò! okreÅ›lenie dróg przesyÅ‚ania sygnałów pomiÄ™dzy elementami
układu (bramkami, przerzutnikami, blokami funkcjonalnymi) i uzyskanie w ten sposób układu
kombinacyjnego lub sekwencyjnego o \
Ä…danej funkcji.
" Ogólna struktura nie zaprogramowanego układu wyznacza nieprzekraczalne ramy projektu
(programowaniu podlega sieć połączeń między elementami zawartymi w układzie,
nie rodzaj i liczba owych elementów).
" Trzy główne technologie programowania - analogiczne do realizacji programowalnych pamięci
tylko do odczytu (ROM):
- programowanie jednokrotne (Programmable ROM, PROM)
- programowanie kasowalne przez naświetlenie promieniami UV
(Erasable Programmable ROM, EPROM)
- programowanie kasowalne elektrycznie (Electrically Erasable PROM, EEPROM, E2PROM)
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 22
Programowanie nieodwracalne (One -Time Programming, OTP)
A. Bezpieczniki (Fuses)
" Technologia chronologicznie pierwsza, związana z układami bipolarnymi.
" Metoda: przepalenie bezpiecznika - fragmentu odpowiednio przygotowanej ście\
ki metalizacji.
B. Antybezpieczniki (Antifuses)
" Antybezpiecznik jest normalnie rozwarty (off); przepuszczenie odpowiednio du\
ego
prÄ…du (5 ÷ 15 mA) stapia izolujÄ…cy dielektryk i powoduje staÅ‚e zwarcie (on).
" Antybezpieczniki zajmują mniej miejsca, dzięki niskiej rezystancji i pojemności są tak\
e szybkie.
Programowanie kasowalne (Erasable Programming)
" Technologia MOS, jako programowane połączenie tranzystor
" EPROM i EEPROM: tranzystor nMOS z bramka swobodnÄ… (floating gate)
" Programowanie EPROM - hot electron tunneling:
NapiÄ™cie programowania VPP>>+5V (+15 ÷ 20V), lawinowe wstrzykniecie elektronów
na bramkÄ™ swobodnÄ… Ò! przesuniÄ™cie napiÄ™cia progowego tranzystora powy\
ej +5 V
(tranzystor stale odcięty)
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 23
Kasowanie:
" Naświetlenie promieniowaniem jonizującym (UV 2537 ), jonizacja dielektryka umo\
liwia
wzbudzonym elektronom spłynięcie z bramki swobodnej.
" Obudowy z oknem ze szkła kwarcowego.
" Powolne; trwa od kilku sekund do kilkunastu minut.
" Jeśli trwa za długo niebezpieczeństwo nieodwracalnego pozbawienia bramki swobodnej mo\
liwości
uwięzienia elektronów (over-erasure).
" Samoczynne kasowanie pod wpływem promieniowania słonecznego, promieniowania tła
(trwałość zapisu ograniczona).
" Ograniczona ilość cykli programowanie - kasowanie; rzędu 1000.
W sumie:
" Czas programowania dość dÅ‚ugi (5 ÷ 10 µs), ale najkrótszy wÅ›ród metod programowania odwracalnego.
" Bardzo dobre mo\
liwości scalania (pojedynczy tranzystor jako jednocześnie urządzenie
programujÄ…ce i odczytujÄ…ce).
Programowanie kasowalne elektrycznie (Electrically Erasable Programming)
" Inna metoda wprowadzania elektronów na bramkę swobodną:
efekt tunelowy Fowlera - Nordheima, wstrzyknięcie elektronów wprost z drenu.
" Cieńsza warstwa dielektryka, ni\
sze napięcie programowania (VGD ~ +12V):
" Ni\
sze natÄ™\
enie prÄ…du Ò! dÅ‚u\
szy czas programowania, zwykle rzędu-5 ms.
" Kasowanie: ten sam efekt przy odwróconej polaryzacji napięć = odprowadzenie
elektronów z bramki swobodnej.
" Podczas kasowania niebezpieczeństwo silnego dodatniego naładowania bramki swobodnej
(tranzystor stale otwarty) Ò! specjalne ukÅ‚ady kontrolujÄ…ce rozÅ‚adowanie.
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 24
Ró\
ne technologie programowania wielokrotnego - podsumowanie:
Flash
EPROM EEPROM
NOR NAD
Vcc[V] 5; 12 5 5; 3,3; 2,5 5; 3,3
Program/erase cycles ~103 ~105 ~105 ~106
Program method Hot electron FN tunneling Hot electron FN tunneling
Erase method UV light FN tunneling FN tunneling FN tunneling
Program time 10 µs / Byte 5 ms / Byte 10 µs / Byte 300 µs / 512 Byte
Erase time ~30 min 10 ms / chip 1 s / 64 kByte 5 ms / 16 kByte
Pamięci Flash = technologia E2PROM + mo\
liwość jednoczesnego kasowania wszystkich
lub grupy komórek.
Układy PLD
Matryca programowalna
Elementy:
" N linii poziomych z sygnałami WE I1...IN,
" K linii pionowych reprezentujÄ…cych
tzw. termy T1 ... TK,
" M linii poziomych z sygnałami WY F1...FM,
" połączenia programowalne (oznaczone
kółkami).
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 25
Analiza pracy:
" Tranzystory MOS otwierane poziomem  0 logicznego (napięciem niskim).
Wówczas:
Tk = 0 wszystkie tranzystory termu k w matrycy górnej są zamknięte punkty są
nie zaprogramowane lub na dołączonych wejściach Ii = 1.
" Czyli: Tk = 0 wszystkie uczestniczÄ…ce w nim sygnaÅ‚y WE sÄ… równe 1 Ò! funkcja NAND:
Tk = NAND(Ä…k1+I1, Ä…k2 + I2, ..., Ä…kN + IN)
gdzie:
ąij = 0 punkt programowalny jest zwarty (WE Ij dołączone)
ąij = 1 punkt programowalny jest rozwarty (WE Ij nie dołączone)
" Analogicznie pracuje matryca dolna:
Fm = NAND(²m1+T1, ²m2+T2, ..., ²mN + TN)
gdzie:
²ij = 0 lub 1 w zale\
ności od zaprogramowania j.w.
a) Schemat symboliczny matrycy programowalnej
b) Schemat równowa\
ny z praw de Morgana
c) Postać symboliczna u\
ywana w schematach układów PLD
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 26
Klasyfikacja architektur PLD
PAL PLE
PLA
Typ układu: (Pragrammable (Programmable Logic
(Programmable Logic Array)
Array Logic) Element)
Matryca AND: Programowalna NIEprogramowalna Programowalna
Matryca OR: NIEprogramowalna Programowalna Programowalna
" Nieprogramowalność oznacza, \
e w danej matrycy linie sygnałowe są na stałe dołączone do
określonych bramek.
" Np. w układach PAL linie termów są na stałe dołączone do bramek OR: matryca OR
jest nieprogramowalna, ka\
da bramka OR ma swój zestaw termów, ka\
dy term na dołączony do
dokładnie jednej bramki OR. Programowanie decyduje o tym, jakie sygnały WE uczestniczą
w wyznaczaniu poszczególnych termów.
Podstawy Techniki Cyfrowej i
Mikroprocesorowej 27