Katedra Mikroelektroniki i Technik Informatycznych
Politechnika A
ódzka
Systemy sterowania
w elektronice przemysłowej
Wykład 3
dr inż. Bartosz Pękosławski
A
ódz
, dn. 29.03.2012
Plan wykładu
1. Obsługa timera/licznika 0
2. Odmierzanie czasu za pomocą timera
3. Tryby PWM  generowanie przebiegów prostokątnych
o danym współczynniku wypełnienia
4. Timery/liczniki 1 i 2
5. Watchdog
6. Przetwornik A/C
7. Komparator analogowy
2
ATmega 32  wyprowadzenia timerów
Timer 0 (8-bit)
Timer 2 (8-bit)
Timer 1 (16-bit)
3
Timer/licznik 0
porównanie z jedną wartością
zadaną,
kasowanie przy wartości
zadanej,
modulator PWM,
licznik zdarzeń zewnętrznych,
10-bitowy preskaler,
2 przerwania (przepełnienie,
porównanie)  TOV0, OC0
4
Timer/licznik 0 - tryby
Rejestr TCCR0
Bity WGM01,WGM00
normalny (00),
kasowania przy wartości zadanej (10),
jednozboczowy modulator PWM (11),
dwuzboczowy modulator PWM (01).
5
Timer/licznik 0 - preskaler
6
Timer/licznik 0 - rejestry
Wartość bieżąca zliczona:
Wartość zadana do porównania:
Osobne rejestry dla poszczególnych timerów/liczników
7
Timery/liczniki - przerwania
Maska przerwań:
Flagi przerwań:
Rejestry wspólne dla wszystkich timerów/liczników
8
Timer  odmierzanie czasu
Timer 8-bitowy: maksymalnie 255 zliczeń
(okresów sygnału taktującego)
Maksymalny podzielnik preskalera : 1024
Maksymalna długość odmierzanego czasu:
T = 1024*255 / fCLK IO
T = 16,32 ms (fCLK IO = 16 MHz)
Dłuższy czas do odmierzenia konieczność zliczania liczby
przepełnień (lub osiągnięć wartości zadanej) w dodatkowej
zmiennej globalnej
9
Timer  odmierzanie czasu
1. Obliczenie i zapamiętanie liczby N zliczeń timera przypadających
na jednostkę czasu (np. 10 ms)
2. Inicjalizacja timera:
a) ustawienie preskalera (włączenia timera)  rejestr TCCRn
b) przesłanie N do rejestru OCRn
c) włączenie przerwania timera (output compare)  rejestr TIMSK
i ustawienie bitu I w SREG
3. Procedura obsługi przerwania timera:
a) zwiększenie zmiennej globalnej (liczba odmierzonych jednostek
czasu)
b) dodanie N do wartości z TCNTn i zapisanie wyniku w OCRn
(lub bez zmieniania OCRn - tryb Clear Timer on Compare Match)
c) sprawdzenie czy zmienna globalna osiągnęła wymaganą wartość
jeśli tak to wykonanie odpowiednich instrukcji (np. aktualizacja
wyświetlanego czasu) i wyzerowanie zmiennej globalnej
10
Timer 
tryb Clear Timer on Compare Match
Generowany przebieg prostokątny o stałym współczynniku wypełnienia
50% (dla stałej wartości OCRn)
11
PWM  modulacja jednozboczowa
Tryb Fast PWM
Ustawianie OCn=1 przy TCNTn = OCRn i zerowanie przy TCNTn = 0
(lub odwrotnie  inverting mode)
 Szpilki na wyjściu przy OCRn = 0
12
PWM  modulacja dwuzboczowa
Tryb Phase Correct PWM
Ustawianie OCn=1 gdy TCNTn = OCRn przy liczeniu w górę i zerowanie
gdy TCNTn = OCRn przy liczeniu w dół (lub odwrotnie  inverting mode)
Dwukrotnie mniejsza maksymalna częstotliwość niż dla trybu Fast PWM
13
Output Compare Unit - konfiguracja
Bity COMn1, COMn0 w rejestrze/rejestrach TCCRn
Tryb normalny lub
Clear Timer on
Compare Match
Tryb
Fast PWM
Tryb
Phase Correct PWM
14
Timery 1 i 2
Timer 1:
16-bitowy,
2 niezależne wartości zadane,
możliwość rejestrowania czasu zajścia zmian na wejściu ICP1
lub na wyjściu komparatora analogowego,
4 z
ródła przerwań,
zmienny okres przebiegu PWM
Timer 2:
8-bitowy,
1 wartość zadana,
2 z
ródła przerwań,
możliwość taktowania zewnętrznym kwarcem 32 kHz
(praca asynchroniczna)
15
Watchdog
Watchdog sprzętowy  układ licznikowy chroniący system mikroprocesorowy
przed zbyt długim przebywaniem w stanie zawieszenia poprzez zresetowanie
mikroprocesora w przypadku nieotrzymania w określonym czasie sygnału
generowanego przez program (reset watchdoga).
1 MHz
16
Watchdog - obsługa
Rejestr kontrolny WDTCR
WDTOE  watchdog turn-off enable, WDE  watchdog enable, WDP2:0  prescaler
Obsługa watchdoga nie powinna odbywać się w przerwaniach timera, ale w kodzie
wykonywanego programu (instrukcja WDR).
Funkcja deaktywacji watchdoga:
WDT_off:
WDR
IN R16, WDTCR
ORI R16, (1<OUT WDTCR, R16
LDI R16, (0<OUT WDCTR, R16
17
RET
Watchdog  z
ródło sygnału reset
Ustalenie z
ródła sygnału reset:
WDRF = 1 miał miejsce reset przez watchdoga
18
Przetwornik A/C
Rozdzielczość 10 bitów (maksymalnie)
Przetwornik z sukcesywną aproksymacją (SAR)
Tryby konwersji pojedynczej lub ciągłej (cyklicznej lub wyzwalanej zewnętrznie)
19
ATmega 32 
wyprowadzenia przetwornika A/C
Wejścia (multiplekser)
Zewnętrzne napięcie odniesienia
Napięcie zasilania (Vanalogowe)
20
Przetwornik A/C  charakterystyka
Zakres napięć wejściowych: 0 - VREF
Napięcie odniesienia: AVCC / 2,56 V / AREF
Rozdzielczość napięciowa: VREF / 1024 (ok. 5 mV dla VREF = 5 V)
Kalibracja : GND lub 1,22 V (bandgap reference)
21
Przetwornik A/C  dokładność
Błąd offsetu
(idealnie 0 LSB)
Błąd wzmocnienia
(idealnie 0 LSB)
22
Przetwornik A/C  dokładność
Nieliniowość różniczkowa Nieliniowość całkowa
Błąd kwantyzacji: zawsze ą0,5 LSB
Całkowita dokładność: idealnie ą0,5 LSB
23
Przetwornik A/C  wejścia różnicowe
Wartości
od 0x1FF (-512)
do 0x200 (+512)
Wejście + Wejście - Wzmocnienie
ADC0-ADC7 ADC1 1x
ADC0-ADC5 ADC2 1x
ADC1 ADC0 10x, 200x
ADC3 ADC2 10x, 200x
24
Przetwornik A/C 
wyzwalanie zewnętrzne
25
Przetwornik A/C  czasy konwersji
Taktowanie przetwornika - fCPU / preskaler (2, 4, 8, 16, 32, 64 lub 128)
Częstotliwość taktowania 50 kHz  200 kHz przy rozdzielczości 10 bitów
Czas konwersji typowo 13 cykli zegara taktującego (25 cykli dla pierwszej konwersji)
Częstotliwość próbkowania: maks. 15 kSps (tysięcy próbek/s) dla rozdzielczości 10 bit.
Wyższe częstotliwości taktowania i próbkowania dla niższych rozdzielczości
26
Przetwornik A/C  rejestry
Rejestr wyboru z
ródła nap. odn, wejść przetwornika i wyrównania wartości do prawej/lewej
Rejestr kontrolno-statusowy
ADEN  enable/disable, ADSC  start conversion, ADATE  auto trigger enable,
ADIF  interrupt flag, ADIE  interrupt enable, ADPS2:0  prescaler
Wartość po konwersji
ADLAR = 0
ADLAR = 1
27
Komparator analogowy
1,23V
Wejście +
Przerwanie
Wejście -
Wyjście
28
Komparator analogowy - rejestry
Rejestr kontrolno-statusowy
ACD  enable/disable, ACBG  bandgap select, ACO  output, ACI  interrupt flag,
ACIE  interrupt enable, ACIS1:ACIS0  interrupt mode
Wejście AIN1  multiplekser przetwornika A/C
29
Dziękuję za uwagę.