BRAMKI CYFROWE

Właściwości statyczne bramek cyfrowych

Układy TTL (ang. Transistor-Transistor Logic).

Inwerter serii TTL

Schemat ideowy inwertera serii standardowej TTL,

Stan włączenia

Odnosi się do wyjścia: w tym stanie na wejściu jest poziom wysoki H, a na wyjściu L.

Rozkład napięć i rozpływ prądów inwertera w stanie włączenia

T1 pracuje inwersyjnie a jego współczynnik β ≈ 0,01,..., 0,02. Producent dopuszcza, aby tranzystor T4 przewodził prąd o natężeniu do 16 mA gwarantując, że napięcie na wyjściu bramki nie przekroczy 0,4 V. Typowa wartość napięcia wyjściowego bramki będącej w stanie włączenia równa jest napięciu nasycenia tranzystora T3 i wynosi 0,2 V.

Prąd płynący przez rezystor R4 ma wartość bliską zeru, a inne prądy wynoszą:

0,725 mA,

2,56 mA,

Zatem wartość prądu pobieranego przez inwerter ze źródła zasilania w stanie włączenia jest równa
3,3 mA. Producent gwarantuje, że prąd wejściowy inwertera nie przekroczy wartości
. Rzeczywista wartość tego prądu wynosi
10 μA.

Przykładowa charakterystyka wyjściowa inwertera w stanie włączenia

Stan wyłączenia

W stanie wyłączenia na wyjściu inwertera jest stan wysoki H.

Rozkład napięć i rozpływ prądów inwertera w stanie wyłączenia

T1 jest w stanie nasycenia. Prąd rezystora R1, a zarazem prąd zasilania, ma wartość:

1 mA.

Przykładowa charakterystyka wyjściowa inwertera w stanie wyłączenia

Proces przełączania

Przykładowa charakterystyka przejściowa inwertera serii standardowej TTL

Przykładowa charakterystyka wejściowa inwertera serii standardowej TTL

Charakterystyka poboru prądu zasilania przez inwerter serii standardowej TTL

Odporność na zakłócenia. Gdy czas trwania impulsu jest mniejszy lub porównywalny z czasem propagacji sygnału w bramce zakłócenie uznaje się za dynamiczne, natomiast jako zakłócenia statyczne traktuje się takie impulsy, które trwają dłużej. Miarą odporności bramek cyfrowych na zakłócenia są odpowiednio: margines zakłóceń statycznych oraz margines zakłóceń dynamicznych. Margines zakłóceń statycznych jest określany dla każdego stanu logicznego. Wartość marginesu zakłóceń statycznych na wejściu elementu logicznego jest to maksymalna amplituda sygnału, która oddziałując na to wejście nie spowoduje niepożądanej zmiany stanu wyjściowego.

Wartości typowe napięć dla stanów logicznych L i H uzyskuje się na postawie ich pomiaru w warunkach typowych, tj. dla napięcia zasilania U_CC = 5 V oraz temperatury ϑ = 25 °C. Dla standardowego układu TTL wynoszą one U_ILn = 0,2 V, U_IHn = 3,6 V.

Uwzględniając pełny zakres temperatur, dopuszczalne tolerancje napięcia zasilania, rozrzut parametrów i maksymalne obciążenie
, producent gwarantuje, że na wyjściu napięcia nie przekroczą wartości gwarantowanych. Są to: U_OLmax = 0,4 V − gwarantowana wartość maksymalna napięcia wyjściowego w stanie niskim, U_OHmin = 2,4 V − gwarantowana wartość minimalna napięcia wyjściowego w stanie wysokim.

Zarazem producent określa dozwolone wartości napięć, czyli wartości dopuszczalne: U_ILmax = 0,8 V − maksymalna dopuszczalna wartość napięcia wejściowego w stanie niskim, U_IHmin = 2,0 V − minimalna dopuszczalna wartość napięcia wejściowego w stanie wysokim.

Aby uzyskać na wyjściu napięcie o wartości U_OH ≥ U_OHmin, na wejście należy podać napięcie o maksymalnej wartości U_IML = 1,2 V. Podobnie, aby uzyskać na wyjściu napięcie o wartości U_OL ≤ U_OLmax, na wejście można podać napięcie o wartości U_IMH = U_P = 1,4 V.

Różnice:

M_Ln = U_IML − U_ILn = 1,2 V - 0,2 V = 1 V,

M_Hn = U_IHn − U_IMH = 3,6 V - 1,4 V = 2,2 V

określają wartości nominalne marginesu zakłóceń statycznych. Natomiast różnice:

M_Lg = U_ILmax − U_OLmax = 0,8 V - 0,4 V = 0,4 V,

M_Hg = U_OHmin − U_IHmin = 2,4 V - 2,0 V = 0,4 V,

wyznaczają wartości gwarantowane marginesu zakłóceń statycznych.

Z reguły w katalogach podaje się jedną wartość marginesu zakłóceń, która jest średnią obliczaną jako:

.

Dla bramki TTL serii standardowej uzyskuje się M = 1 V.

Ilustracja sposobu wyznaczania wartości marginesów zakłóceń dla serii standardowej TTL

Margines zakłóceń dynamicznych określony jest przez wartość maksymalnej amplitudy impulsu zakłócającego o danym czasie trwania (krótszym lub porównywalnych z czasem propagacji), który dodany do napięcia U_ILmax albo odjęty od napięcia U_IHmin nie spowoduje przekroczenia dopuszczanych wartości wyjściowych poziomów logicznych U_Ohmin albo U_Olmax. Im dłuższe są czasy trwania impulsów zakłócających, tym mniejsza jest dopuszczalna amplituda impulsu. Przy dostatecznie długim czasie trwania impulsu zakłócającego odporność na zakłócenia dynamiczne staje się równa odporności na zakłócenia statyczne.

Ulepszone serie układów TTL

Seria L

Schemat ideowy bramki TTL serii L.

Seria ta powstała przez około 10-krotne zwiększenie rezystancji. W efekcie otrzymano 10-krotne zmniejszenie mocy kosztem 3-krotnego obniżenia szybkości działania.

Seria H

Elementy tej serii charakteryzują się mniejszymi wartościami rezystancji w stosunku do serii standardowej. Ponadto w miejsce diody D, przesuwającej poziom napięcia wyjściowego, zastosowano układ Darlingtona, który dzięki dużemu wzmocnieniu pozwala na skrócenie czasu wyłączenia bramki. W rezultacie otrzymano prawie dwukrotny wzrost szybkości okupiony jednak dwukrotnym wzrostem mocy pobieranej ze źródła zasilania.

Schemat ideowy bramki TTL serii H

Seria S

a) b)

Symbol tranzystora z diodą Schottky'ego a), schemat ideowy bramki TTL serii S b)

Powstała przez zastosowanie diod Schottky'ego do realizacji sprzężeń zwrotnych między kolektorem a bazą w tranzystorach bipolarnych npn. Zapobiega to głębokiemu nasycaniu się tranzystora bipolarnego, dzięki czemu znacznie zmniejsza się czas związany z wychodzeniem tranzystora ze stanu nasycenia. Tego rodzaju połączenie diody Schottky'ego z tranzystorem bipolarnym nazywa tranzystorem Schottky'ego. Wszystkie tranzystory z wyjątkiem T3 są tranzystorami Schottky'ego. Tranzystory T5 i T3 w układach Darlingtona zapewniają większą szybkość działania i mniejszą impedancję wyjściową. Tranzystor T6 wraz z rezystorami R4 i R6 tworzą układ do korekcji charakterystyki przejściowej powodując, że staje ona się bardziej prostokątna niż charakterystyka bramki serii standardowej.

Seria LS

Schemat ideowy bramki TTL serii LS

W porównaniu z serią S dwuemiterowy tranzystor wejściowy został zastąpiony dwiema diodami D3 i D4. Diody te wraz z rezystorem R1 tworzą diodowy układ realizujący iloczyn logiczny. Zaletą takiego układu jest zwiększenie napięcia przebicia do około 15 V, natomiast wadą jest obniżona wartość napięcia progowego U_T = 2U_BE − U_DS =1,4 V − 0,3 V = 1,1 V (U_DS - napięcie progowe przewodzenia diody Schotky'ego). Pozostała część układu bramki jest podobna do bramki serii S ale wartości rezystorów są większe, a rezystor R6 jest połączony z wyjściem a nie z masą. W wyniku takiej modyfikacji przy bardzo małym obciążeniu uzyskuje się zwiększoną wartość napięcia na wyjściu w stanie wysokim U_OH = 4,4 V. Napięcie to jest równe w przybliżeniu napięciu zasilania pomniejszonemu o napięcie U_BE tranzystora T2. Maksymalna wartość prądu wejściowego na poziomie H wynosi I_IHmax =20 µA, a na poziomie L I_ILmax = - 0,4 mA. Wynika stąd wniosek, że wyjście układu serii standardowej zapewnia obciążalność
w odniesieniu do wejść układów serii LS. Układy serii LS 74 zapewniają
. Dioda D6 służy do przyspieszenia rozładowania pojemności obciążenia przy zmianie poziomu na wyjściu z H na L, natomiast dioda D5 służy do przyspieszenia odcięcia tranzystora T2 podczas przełączania.

Seria ALS

Schemat ideowy bramki TTL serii ALS

W stosunku do bramki serii LS wprowadzono modyfikacje polegające na zastosowaniu na wejściu tranzystora pnp T1 wraz z wtórnikiem emiterowym T3, zwiększono dwukrotnie wartości rezystorów R1 i R2 oraz użyto na wyjściu dodatkową diodę D7 wprowadzoną w celu ułatwienia współpracy z niedopasowanymi liniami połączeniowymi.

Seria F

Bramka ta ma na wejściach diody złączowe D1, D2 zamiast tranzystorów pnp użytych w serii ALS. Użycie tych diod zamiast diod Schottky'ego pozwala zwiększyć napięcie progowe, które w takim przypadku wynosi w przybliżeniu 2U_BE. Diody D1 i D2 są utworzone przez złącza baza-kolektor, dlatego wejściowe napięcie przebicia jest większe (min. 7 V) niż w klasycznej strukturze wieloemiterowego tranzystora TTL (gdzie napięcie przebicia złączy emiter-baza może być bliskie 5 V). Układ diodowo-tranzystorowy składający się z diod o D9 do D11 oraz tranzystora T7 został wprowadzony w celu przyspieszenia przełączenia sygnału na wyjściu z poziomu L na H. Odpowiadająca temu zmiana napięcia na emiterze tranzystora T5 przenosi się przez diodę pojemnościową D9 na bazę tranzystora T7 powodując jego chwilowe przewodzenie. Umożliwia to radykalne zmniejszenie pojemnościowego sprzężenia między bazą a kolektorem tranzystora T3 poprzez szybkie rozładowanie pojemności pasożytniczej kolektor-baza tego tranzystora. Efektem użycia tego jest skrócenie czasu narastania sygnału wyjściowego. Opisany układ jest nazywany eliminatorem efektu Millera.

Schemat ideowy bramki TTL serii F

Seria AS

Schemat ideowy bramki TTL serii AS

W bramce tej zadania wejściowych diod ograniczających D1 i D2 spełniają odpowiednio połączone tranzystory Schottky'ego. Dzięki temu uzyskuje się zabezpieczenie wejść również przed dodatnimi przepięciami. Bramka serii AS ma podobną konstrukcję jak bramka serii ALS, jednak w jej przypadku rozwiązanie układu eliminującego efekt Millera jest zbliżone do stosowanego w bramkach serii F. Dzięki zastosowanym udoskonaleniom elementy serii AS są obecnie najszybszymi i jednocześnie najbardziej złożonymi układami w klasie TTL.

Układy CMOS

Układy komplementarne CMOS stanowią specyficzną podklasę układów MOS wykorzystującą komplementarne tranzystory PMOS i NMOS do budowy układów cyfrowych bez elementów rezystancyjnych. Podstawowym układem CMOS jest inwerter, który składa się z dwóch komplementarnych tranzystorów MOS (seria standardowa CD4000). W każdym z dwóch możliwych stanów logicznych przewodzi tylko jeden tranzystor układu. Rezystancje nie przewodzących kanałów są bardzo duże, rzędu 10⁹ Ω, a rezystancje kanałów przewodzących wynoszą od 200 do 1000 Ω, a w najszybszych układach są nawet około 10-krotnie mniejsze.

Schemat inwertera CMOS

Stan włączenia

Przykładowa charakterystyka wyjściowa inwertera CMOS w stanie włączenia

Poziom wysoki H na wejściu inwertera powoduje przewodzenie tranzystora T2 i odcięcie tranzystora T1. W tym stanie od strony wyjścia stanowi względnie małą rezystancję R_T2ON przewodzącego tranzystora T2 włączoną między wyjściem i masą.

Stan wyłączenia

Poziom niski L na wejściu inwertera powoduje przewodzenie tranzystora T1 i odcięcie T2, w związku z czym od strony wyjścia inwerter w tym stanie może być reprezentowany przez relatywnie małą rezystancję R_T1ON usytuowaną między wyjściem i napięciem zasilania.

Przykładowa charakterystyka wyjściowa inwertera CMOS w stanie wyłączenia

Proces przełączania

Załóżmy, że początkowo na wejście inwertera podawane jest napięcie o wartości 0 V. Wówczas na wyjściu jest pełne napięcie zasilania, gdyż tranzystor T2 (z kanałem typu „n”) jest odcięty, a tranzystor T1 (z kanałem typu „p”) przewodzi. Wzrost napięcia na wejściu nie spowoduje żadnych zmian na wyjściu aż do momentu przekroczenia wartości progowej tranzystora T2, który od tej chwili zaczyna przewodzić. Ponieważ tranzystor T1 w dalszym ciągu w stanie przewodzenia, zaczyna płynąć prąd w obu tranzystorach, przy czym jego wartość jest określona przez sumę rezystancji kanałów obu tranzystorów. Wartość napięcia wyjściowego wynika z podziału napięcia zasilania U_DD przez dzielnik utworzony z rezystorów zastępczych kanałów obu przewodzących tranzystorów. Dalsze zwiększanie wartości napięcia wejściowego powoduje coraz silniejsze wysterowanie tranzystora T2 i coraz słabsze wysterowanie tranzystora T1. Dla napięcia wejściowego równego połowie napięcia zasilania, rezystancje kanałów obu tranzystorów są w przybliżeniu sobie równe, zatem napięcie na wyjściu wynosi około połowy napięcia zasilania, przy czym prąd pobierany ze źródła zasilania jest wówczas największy. Dalszy wzrost napięcia na wejściu powoduje silniejsze wysterowanie tranzystora T2 aż do stanu nasycenia oraz coraz słabsze przewodzenie tranzystora T1 aż do całkowitego jego odcięcia. W tym stanie na wyjściu ustala się stan niski o wartości około 0 V.

Przykładowa charakterystyka przejściowa inwertera CMOS

Przykładowa charakterystyka wejściowa inewrtera CMOS

Przykładowa charakterystyka poboru prądu zasilania

Ulepszone serie układów CMOS

Seria CD4000B

Rodzina układów CD4000 jest nieco wolniejsza w porównaniu z rodziną TTL, a rozkład wyprowadzeń jest inny niż w bramkach TTL. Napięcie zasilania może mieć wartość od 3 V do 18 V. Wadą jest zależność wartości napięcia progowego od liczby użytych wejść bramki oraz silna zależność szybkości jej działania od stromości zboczy sygnału wejściowego. Aby uniknąć tych wad wprowadzono układy 4000B, w których zastosowano buforowanie za pomocą dodatkowych inwerterów. W porównaniu z układami bez buforowania są one wolniejsze ale mają stałą impedancję wyjściową oraz bardziej „stromą” charakterystykę przejściową.

Seria 74C

Układy 74C są wersją serii 4000 z rozkładem wyprowadzeń zgodnym z układami TTL ale pracującą zgodnie z poziomami logicznymi CMOS.

Serie HC i HC4000

Układy HC (ang. High speed CMOS) i HC4000 są współczesnymi następcami układów 74C oraz serii 4000 charakteryzującymi się większą szybkością działania. Są one z reguły wytwarzane jako układy buforowane. Rozkład wyprowadzeń pozostał niezmieniony. Napięcie zasilania może mieć wartość od 2 V do 6 V.

Seria HCT

Układy HCT (ang. High speed CMOS with TTL threshold) są wersją układów HC przystosowaną do pracy z poziomami logicznymi TTL. Mają one taką samą szybkość jak układy HC. Napięcie zasilania może mieć wartość od 4,5 V do 5,5 V.

Serie AC i ACT

Układy AC (ang. Advanced CMOS) i ACT (ang. Advanced CMOS with TTL threshold) są znacznie szybsze niż układy HC (ich szybkość jest porównywalna z układami serii TTL-F lub TTL-AS). Wśród innych zalet można wymienić dużą i symetryczną obciążalność wyjścia. Wynosi ona 24 mA zarówno w stanie wysokim, jak i niskim sygnału. W stanie statycznym układy AC/ACT pobierają prąd tylko około 1 A w obu stanach logicznych.

Właściwości dynamiczne bramek cyfrowych

Najważniejszymi parametrami charakteryzującymi właściwości dynamiczne układów scalonych są: szybkość działania, moc strat oraz współczynnik dobroci. Szybkość działania określa się za pomocą następujących parametrów:

• czasu propagacji zbocza opadającego na wyjściu t_pHL,

• czasu propagacji zbocza narastającego na wyjściu t_pLH,

• średniego czas propagacji t_p,

• czasu opadania zbocza na wyjściu t_f,

• czasu narastania zbocza na wyjściu t_r.

Ilustracja sposobu określania parametrów związanych z szybkością działania bramek

Czas t_pHL ≈ t_pLH i dlatego najczęściej jako wartość katalogową podaje się średni czas propagacji wyznaczany jako

.

W przypadku połączenia szeregowego dwóch inwerterów całkowity czas propagacji t_pc jest równy 2t_p = (t_pHL1 + t_pLH2) ≈ (t_pHL2 + t_pLH1). Zatem mierząc czas t_pc można obliczyć średni czas propagacji zbocza dla pojedynczego inwertera równy t_p = t_pc / 2.

Moc strat (moc pobieraną przez układ ze źródła zasilania) określa się w sposób uproszczony jako wartość iloczynu napięcia zasilania oraz średniego prądu pobieranego przez bramkę przy założeniu, że na jej wejście podawany jest sygnał prostokątny o wypełnieniu 50% przy zadanej częstotliwości. Moc ta opisana jest jako

,

gdzie
jest przebiegiem prądu o okresie T. Dla inwertera TTL serii standardowej i dla stosunkowo małej częstotliwości (wpływ impulsu towarzyszącego przełączaniu ma niewielkie znaczenie) moc strat można wyznaczyć jako:

= 10 mW.

Ze względu na znaczny wzrost wartości prądu zasilania w chwili przełączania moc strat zależy silnie od częstotliwości przełączania.

Przebieg zmian wartości prądu zasilania w czasie przełączania

Przyrost mocy pobieranej przez bramkę wraz ze wzrostem częstotliwości zależy od pojemności C obciążenia.

Wpływ pojemności na wyjściu na moc strat

Współczynnik dobroci określa się jako iloczyn czasu propagacji i mocy strat:

.

Zwiększenie szybkości działania bramki odbywa się najczęściej kosztem wzrostu strat mocy, układ uważany jest za tym lepszy im mniejszą wartość ma współczynnik dobroci. Dla standardowej bramki TTL współczynnik dobroci wynosi
.

Wykorzystanie bramek cyfrowych w układach generacji i przetwarzania impulsów prostokątnych

Układy generacji oraz przetwarzania impulsów prostokątnych stanowią istotną grupę elementów występującą praktycznie w każdym urządzeniu cyfrowym, zwłaszcza w jego części sterującej. Podstawowymi układami tego typu są układy astabilne (generujące na wyjściu sygnał prostokątny o określonej częstotliwości), monostabilne (wytwarzające na wyjściu pojedynczy impuls o określonym czasie trwania) oraz generatory sekwencji sygnałów. Konstruowanie tych układów wymaga budowy podzespołów odmierzających odcinki czasu. Podstawowym elementem tego rodzaju są zwykłe czwórniki rezystancyjno-pojemnościowe RC lub CR z przyłączoną do wyjścia bramką (najczęściej jest to inwerter z przerzutnikiem Schmitta) nadającą wyjściowemu sygnałowi postać dwustanową.

a) b)

. Struktura układu z elementem całkującym RC a), przebiegi czasowe b)

W odpowiedzi na zbocze narastające sygnału wejściowego następuje ładowanie kondensatora i wykładnicze narastanie napięcia na wejściu inwertera zależnie od stałej czasowej obwodu ładowania kondensatora C. Po czasie t₁ od pojawienia się zbocza narastającego sygnału wejściowego, napięcie na wejściu inwertera osiąga wartość napięcia progowego przerzutnika Schmitta, co powoduje jego przełączenie i pojawienie się stanu niskiego na wyjściu. Podobnie, w odpowiedzi na zbocze opadające sygnału wejściowego, odbywa się rozładowywanie kondensatora i opadanie napięcia na wejściu inwertera. Po czasie t₂ napięcie to osiąga wartość powodującą ponowne przełączenie przerzutnika Schmitta i pojawienie się na wyjściu inwertera stanu wysokiego.

Wartości czasów t₁ i t₂ zależą przede wszystkim od stałej czasowej układu RC oraz od właściwości elektrycznych zastosowanych układów cyfrowych. Czasy t₁ i t₂ najczęściej są zbliżone co do wartości lecz nie są identyczne. W układzie z elementem integracyjnym nie jest istotny potencjał punktu, do którego dołączona jest druga okładka kondensatora. Układ z kondensatorem przyłączonym do napięcia zasilania zachowuje się tak samo jak układ z kondensatorem przyłączonym do masy. Wykresy czasowe pozostaną niezmienione, inny jedynie będzie stan początkowy kondensatora.

Wprowadzenie sprzężenia zwrotnego pomiędzy wejściem i wyjściem analizowanego układu powoduje jego samowzbudzenie i generację sygnału prostokątnego na wyjściu. Natomiast przyłączenie dodatkowego układu kombinacyjnego umożliwia wygenerowanie pojedynczych impulsów lub opóźnień w odpowiedzi na zbocza sygnału wejściowego.

Generator oraz ogólna struktura układu przetwarzania impulsów prostokątnych

a) b)

Struktura układu z elementem różniczkującym CR (z rezystorem przyłączonym do masy) a), przebiegi czasowe b)

Dla niskiego stanu na wejściu kondensator C jest rozładowany. Niski potencjał przenosi się przez rezystor na wejście inwertera utrzymując jego wyjście w stanie wysokim. W odpowiedzi na zbocze narastające sygnału wejściowego następuje przeniesienie przez kondensator wysokiego potencjału na wejście inwertera i przełączenie wyjścia w stan niski. W czasie t₃, dopóki okładka kondensatora przyłączona do wejścia inwertera nie osiągnie odpowiednio niskiego potencjału, inwerter pozostaje w stanie niskim na wyjściu, po czym wraca ponownie do stanu wysokiego. W stanie wysokim na wejściu układu kondensator pozostaje naładowany, a wejście inwertera pozostaje w stanie niskim, wymuszonym przez rezystancję. W odpowiedzi na zbocze opadające sygnału wejściowego następuje dalsze obniżenie potencjału wejściowego inwertera, aż do napięcia około -0,7 V, przy którym zaczyna przewodzić wewnętrzna dioda zabezpieczająca wejście inwertera. Dioda ta powoduje całkowite rozładowanie kondensatora, jednak zmiany te nie wywołują żadnej reakcji na wyjściu inwertera. Tak więc układ reaguje tylko na zbocze narastające sygnału wejściowego.

W stanie niskim następnego układu kondensator C jest rozładowany. Napięcie zasilania przenosi się przez rezystor na wejście inwertera utrzymując jego wyjście w stanie niskim. W odpowiedzi na zbocze narastające sygnału wejściowego następuje wzrost napięcia na wejściu inwertera aż do uzyskania wartości około 5,7 V, przy którym zaczyna przewodzić wewnętrzna dioda zabezpieczająca wejście inwertera. Dioda ta powoduje całkowite rozładowanie kondensatora. Te zmiany napięcia nie wywołują żadnej reakcji na wyjściu inwertera, które pozostaje w stanie niskim. W odpowiedzi na zbocze opadające sygnału wejściowego następuje przeniesienie niskiego potencjału tego sygnału na wejście inwertera i przełączenie wyjścia w stan wysoki. W czasie t₄, w którym następuje ładowanie kondensatora, inwerter pozostaje w stanie wysokim na wyjściu po czym wraca ponownie do stanu niskiego. Układ reaguje impulsem tylko na zbocze opadające sygnału wejściowego.

a) b)

Struktura układu z elementem różniczkującym CR (z rezystorem przyłączonym do napięcia zasilania) a), przebiegi czasowe

Przykładowe układy scalone

Rozmieszczenie wyprowadzeń układów scalonych

LITERATURA

1. Baranowski J., Kalinowski B., Nosal Z.: Układy elektroniczne cz. III. Układy i systemy cyfrowe. Wydanie drugie, WNT, Warszawa 1998.

2. Gajewski P., Turczyński J.: Cyfrowe układy scalone CMOS. WKiŁ, Warszawa 1990.

3. Kalisz J.: Podstawy elektroniki cyfrowej. WKiŁ, Warszawa 1993.

4. Tietze U., Schenk Ch.: Układy półprzewodnikowe. wydanie trzecie WNT, Warszawa 1996.

GND

74HC86

EX-OR

I1	I2	U
L L H H	L H L H	L H H L

GND

VCC

74HC32

OR

I1	I2	U
L L H H	L H L H	L H H H

VCC

GND

GND

VCC

I1	I2	O
L L H H	L H L H	H H H L

GND

VCC

I1	I2	O
L L H H	L H L H	H L L L

GND

VCC

I1	I2	O
L L H H	L H L H	L L L H

CD40106

NOT

I	U
L H	H L

74HC00

NAND

74HC02

NOR

74HC08

AND

VCC

---