POLITECHNIKA POZNAŃSKA INSTYTUT ELEKTROTECHNIKI I ELEKTRONIKI PRZEMYSŁOWEJ Zakład Elektrotechniki Teoretycznej i Stosowanej |
Laboratorium Elektroniki i energoelektroniki Układy kombinacyjne – bramki, multiplexery i demultiplexery. |
Rok akademicki: 2015/2016 Wydział Elektryczny Studia dzienne inżynierskie Nr grupy: 4-1-2 |
Uwagi: |
Wyznaczone tabele prawdy dla bramek logicznych:
Tabela prawdy bramki NOT
A | Q |
---|---|
0 | 1 |
1 | 0 |
Tabela prawdy bramki OR Tabela prawdy bramki AND
A | B | Q | A | B | Q | |
---|---|---|---|---|---|---|
0 | 0 | 0 | 0 | 0 | 0 | |
1 | 0 | 1 | 1 | 0 | 0 | |
0 | 1 | 1 | 0 | 1 | 0 | |
1 | 1 | 1 | 1 | 1 | 1 |
Tabela prawdy bramki NOR Tabela prawdy bramki NAND
A | B | Q | A | B | Q | |
---|---|---|---|---|---|---|
0 | 0 | 1 | 0 | 0 | 1 | |
1 | 0 | 0 | 1 | 0 | 1 | |
0 | 1 | 0 | 0 | 1 | 1 | |
1 | 1 | 0 | 1 | 1 | 0 |
Tabela prawdy bramki ExOR Tabela prawdy bramki ExNOR
A | B | Q | A | B | Q | |
---|---|---|---|---|---|---|
0 | 0 | 0 | 0 | 0 | 1 | |
1 | 0 | 1 | 1 | 0 | 0 | |
0 | 1 | 1 | 0 | 1 | 0 | |
1 | 1 | 0 | 1 | 1 | 1 |
Układ realizujący zadaną przez prowadzącego funkcję
Zadana funkcja:
$$Y = \left( \overset{\overline{}}{A} + \overset{\overline{}}{C} + \overset{\overline{}}{D} \right)*\left( \overset{\overline{}}{B} + \overset{\overline{}}{C} + D \right)$$
Rys. 1 Schemat układu
Tabela prawdy zaprojektowanego układu
DCBA | Y |
---|---|
0 | 1 |
1 | 1 |
2 | 1 |
3 | 1 |
4 | 1 |
5 | 1 |
6 | 0 |
7 | 0 |
8 | 1 |
9 | 1 |
A | 1 |
B | 1 |
C | 1 |
D | 0 |
E | 1 |
F | 0 |
Schematy zaprojektowanych bramek logicznych z bramek NAND i NOR:
Rys.2 Bramka NOT z bramki NOR Rys.3 Bramka NOT z bramki NAND
Rys.4 Bramka OR z bramek NOR Rys.5 Bramka AND z bramek NAND
Rys.6 Bramka AND z bramek NOR Rys.7 Bramka OR z bramek NAND
Rys.8 Bramka NAND z bramek NOR Rys.9 Bramka NOR z bramek NAND
Rys.10 Bramka ExOR z bramek NAND
Rys.11 Bramka ExNOR z bramek NAND
Tabele prawdy multiplexera i demultiplexera:
Tabela prawdy multiplexera
A0 | A1 | Q |
---|---|---|
0 | 0 | D0 |
1 | 0 | D1 |
0 | 1 | D2 |
1 | 1 | D3 |
A0,A1 – wejścia adresowe D0-D3 – wejścia informacyjne
Tabela prawdy demultiplexera
A0 | A1 | Q0 | Q1 | Q2 | Q3 |
---|---|---|---|---|---|
0 | 0 | D | x | x | x |
1 | 0 | x | D | x | x |
0 | 1 | x | x | D | x |
1 | 1 | x | x | x | D |
A0,A1 – wejścia adresowe D – wejście informacyjne
Bramka ExOR zbudowana za pomocą multipleksera
Rys. 12 Schemat bramki ExOR zbudowanej z multipleksera
Wnioski
Na zajęciach mogliśmy zobaczyć jak działają układy logiczne w praktyce. Wyznaczone tabele prawdy bramek zgadzały się z wiedzą teoretyczną. Zbudowany układ spełniał zadaną funkcję logiczną co potwierdza wyznaczona tabela prawdy. Zbudowaliśmy różne bramki logiczne z bramek NOR lub NAND oraz wyznaczyliśmy tabele prawdy dla multiplexera i demultiplexera. Dowiedzieliśmy się jak w prosty sposób zbudować za pomocą multiplexera dowolna bramkę logiczną.