elek

RDL (rezystorowo-diodowe)

Zalety:

1. Prosta konstrukcja

2. Niska cena

Wady:

1. Nie zapewnia wykonania funkcji negacji, zatem nie może tworzyć systemów funkcjonalnie pełnych

2. W bramkach AND poziom niski na wyjściu jest o 0,7V wyższy od stanu niskiego na wejściu, w bramkach OR wysoki stan na wyjściu jest o 0,7V niższy od wysokiego na wejściu.

3. Istnieje przezroczystość układu – każde obciążenie wyjścia jest widoczne przez sygnał wejściowy, co powoduje małą obciążalność bramki.

4. Mała szybkość działania przez stosowanie dużych rezystencji.

AND

Jeżeli jakiekolwiek wejście utrzymuje się w stanie niskim wyjście również jest w stanie niskim. Do stanu wysokiego wyjście przechodzi gdy oba wejścia są w stanie wysokim.

Jeżeli jakiekolwiek wejście jest w stanie wysokim wyjście również jest w stanie wysokim. Gdy oba wejścia są w stanie niskim wyjście również jest w stanie niskim.

DTL (diodo-tranzystorowa)

NOR

NAND

TTL (Tranzystorowo-tranzystorowa)

Parametry (seria standardowa)

1. Czas percepcji przy N=10 t_p=10ns

2.Moc strat na bramkę P=10mW

3. Max częstotliwość f_max=25MHz

4. Prąd wyjściowy I_OHmax=0,4mA

I_OLmax=1,6mA

5. Obciążalność N=10

Obciążalność jest to liczba możliwych do wysterowania wejść innych bramek tego samego typu przez wyjście pojedynczej bramki.

Układ iloczynowy realizowany jest za pomocą weiloemiterowego tranzystora T1. Tranzystor T2 działa dwojako: jest wtórnikiem emiterowym w stosunku do T3 i jako inwerter do T4. T3 i T4 stanowią dla siebie wzajemne obciążenie co wpływa korzystnie na proces przełączania. Dioda D w emiterze T4 zapewnia jego zatkanie gdy T2 i T3 są nasycone.

NAND

Bramka sterowana jest prymy jedno wejście, przy stanie wysokim na drugim. Przy niskim stanie wejścia T1 znajduje się w stanie nasyconym, T2 i T3 są zatkane a T4 aktywny. Wyjście bramki w tym stanie emituje duży prąd wyjściowy I_OH.

Charakterystyka przejściowa

Charakterystyka zmian prądu zasilającego bramkę

CMOS (tranzystory PMOS i NMOS)

Parametry (seria 4000B)

1. Napięcie zasilające U_cc=3-18V

2. Czas propagacji t_p=125ns przy CL50pF

3. Moc strat na bramkę bardzo mała w stanie statycznym i przy małej częstotliwości oraz możliwość obniżenia napięcia zasilania, co powoduje zmniejszenie mocy strat przy wyższych częstotliwościach.

4. Prąd wyjściowy –I_OHmax=2,1mA przy U_OHmin

I_OLmax=0,44mA przy U_OLmax

Podstawową bramką CMOS jest bramka NOT składająca się z dwóch komplementarnych tranzystorów MOS.

Charakterystyka przejściowa z zaznaczonym poborem prądu przez układ

Dla niskiego stanu na wejściu tranzystorT2 nie przewodzi, a T1 przewodzi i na wyjściu mamy napięcie wysokie U_DD. Dla wysokiego stanu na wejściu mamy sytuacje odwrotna, a na wyjściu mamy napięcie niskie U_SS.

NAND

Wyjście ma niski stan tylko wtedy gdy oba wejścia są w stanie wysokim. Wtedy bowiem T1 i T2 przewodzą, łącząc wyjście układu z masa(stan niski). T3 i T4 wtedy nie przewodzą.

NOR

Wyjście ma stan wysoki tylko wówczas gdy na obu wejściach jest stan niski, wówczas T3 i T4 przewodzą, łącząc wyjście z napięciem zasilania U_DD. T1 i T2 wtedy nie przewodzą.

TRANZYSTOR BIPOLARNY jako KLUCZ

Zdolność tranzystora bipolarnego do szybkiego przełączania jest zwykle analizowana w konfiguracji wspólnego emitera z rezystorem Rc w kolektorze

i sterowana przebiegiem prostokątnym doprowadzanym do bazy poprzez rezystor Rb. Przy napięciu bazy e_g=E_R tranzystor jest zatkany, a punkt pracy znajduje się w punkcie Qp. W obwodzie wyjściowym płynie niewielki prąd zerowy Ice0 który pomijamy. W obwodzie wejściowym płynie z kolęi niewielki prąd zerowy IcB0 zaporowo spolaryzowanego złącza kolektor-baza. Zatkanie tranzystora następuje przy spełnieniu warunku zatkania, który mozna zapisać nierównością: U_BE<=0,5 V.

Aby włączyć klucz, czyli wprowadzic tranzystor w stan nasycenia, trzeba w obwodzie wejściowym spełnić warunek nasycenia. Warunek nasycenia

tranzystora bipolarnego jest prądowy i określa się go jako

I_Bβ₀>I_CM gdzie I_CM=(U_cc-U_CEsat)/Rc

TRANZYSTOR UNIPOLARNY jako KLUCZ