Skale integracji (stopnie scalenia) układów scalonych - przykłady układów odpowiadających tym skalom (stopniom scalenia). małej skali integracji (SSI – small scale of integration) 10 el. W układzie scalonym || średniej skali integracji (MSI – medium scale of integration) 100 || dużej skali integracji (LSI – large scale of integration) 1000 || wielkiej skali integracji (VLSI – very large scale of integration) 10 000 – 100 000 || ultrawielkiej skali integracji (ULSI – ultra large scale of integration) 1 000 000 || gigantycznej skali integracji (setki milionów tranz.; GLSI – giant large scale of integration)

Technologia	CMOS	TTL
Napięcie zasilania [V]	3-18	5
Moc statyczna [mW]	2,5nW	10
Czas propagacji [ns]	90	10

Typowe i graniczne wartości napięć zasilania, napięć wejściowych i wyjściowych oraz czasów propagacji dla bramek TTL i CMOS serii 4000, 74C00, 74AC00, 74ACT00.

Definicje i typowe wartości napięć i prądów w standardowej bramce TTL: UIH, IIH, UIL, IIL, UOH, IOH, UOL, IOL. Podać podstawowe parametry układów scalonych CMOS serii 4000 (np. 4007UBP): VDD, tp, UIL, UIH, PD i porównać je z odpowiednimi parametrami bramki standardowej TTL. .TTL SN7400 UIH=MIN2V IIH=MAX40mA UIL=MAX0.8 IIL=MAX-1.6mA UOH=MIN2.4V,NOM3.4V IOH=MAX-0.4mA, UOL=NOM0.2V,MAX0.4V IOL=MAX16mA CMOS 4000B Napiecie zasilania=3-18 V , czas propagacji=125ns, moc strat=0,001mW, prąd wyjściowy stanu wysokiego/niskiego=2,1mA/-0,44mA, prąd wejściowy stanu wysokiego niskiego=0,1uA/0,1uA

Współczynniki obciążalności wejścia (ang. „fan-in”) i obciążalności wyjścia (ang. „fanout”) i ile one wynoszą dla bramki TTL i bramki CMOS serii 4000?. obciążalności wyjścia (ang. „fanout”) mówiąca, iloma standardowymi wejściami można obciążyć dane wyjście. Dla TTL – N=10 – oznacza to że do wyjścia bramki może być przyłączonych 10 wejść innych bramek. Obciążalność wejściowa (fan-in) – liczba mówiąca, ile razy dane wejście stanowi większe obciążenie niż wejście standardowe.

Charakterystyki przejściowe UO=f(UI) i poboru prądu ze źródła zasilania ICC=f(UI) dla bramek TTL i IDD=f(UI) dla bramek CMOS, marginesy odporności na zakłócenia i sens wprowadzenia takich marginesów. Marignesy zakłóceń – określają dopuszczalne wartości amplitudy sygnału zakłócającego nie powodujące jeszcze nieprawidłowej pracy układu || Minimalne gwarantowane wartości marginesów M_Lmin = M_Hmin = 0,4 V ||| W praktyce wartości tych marginesów mogą być większe M_Lmin = 1,2V M_Hmin = 2,1 V || ML – marignes zakłóceń dla stanu nieskiego MH – dla wysokiego

Co oznaczają określenia „bramka z wyjściem aktywnym” (ang. „totem-pole output”), „bramka z otwartym kolektorem” (ang. „OC-output, Open-Collector output”) bramka z wyjściem trójstanowym (ang. Tri-state output)? Narysować schematy i podać zalety takich wyjść.

Bramki z otwartym kolektorem OC – open colector są to bramki, w których w obwodzie wyjściowym nie ma rezystora obciążającego tranzystor wyjściowy. Obciążenie R_L jest dołączane na zewnątrz bramki i zapewnia wysoki poziom napięcia wyjściowego, gdy tranzystor T₃ jest odcięty. Stosowane są do realizacji połączeń szynowych, tzn. połączeń wielu wyjść układów cyfrowych sterujących wspólnie wejściami innych układów. Wadą tych układów jest duża rezystancja wyjściowa, zwiększająca czas propagacji przy obciążeniu pojemnościowym. Wartość rezystora obciążenia dobierana jest tak by zapewnić wartość napięcia w stanie wysokim 2.4V oraz 0.4V dla stanu niskiego.

Bramka z wyjściem trójstanowym – Są to układy przeznaczone do realizacji połączeń szynowych (magistrali danych) lecz o znacznie lepszych parametrach czasowych niż układy z OC. Charakteryzują się występowaniem trzeciego stanu, tzn stanu dużej rezystancji wyjściowej. Dodatkowe wejście OE output enable umożliwia przełączanie układu do stanu dużej rezystancji wyjściowej.

Bramka z wyjściem aktywnym – bramka mająca na wyjściu wzmacniacz przeciwsobny. Wyjście wtedy jest utrzymywane w stanie wysokim lub niskim przez włączony tranzystor bipolarny lub polowy tranzystor MOS. Niemal wszystkie układy cyfrowe mają tego typu wyjście (tzn. z obciążeniem aktywnym, w przypadku układów TTL używa się również terminu angielskiego totem-pole), ponieważ daje ono małą wartość impedancji wyjściowej w obu stanach i większą odporność na zakłócenia niż np. pojedynczy tranzystor z pasywnym obciążeniem rezystancyjnym. W przypadku układów CMOS rozwiązanie to zapewnia również mniejszą moc zasilania.

Co oznaczają symbole: H, L, S, LS, F,AS, ALS występujące w oznaczeniu bramki TTL, np. UCY74S00N, i czym tak oznaczone bramki różnią się od bramki standardowej? L - Low power, (ze względu na niską częstotliwość pracy szybko zastąpiona przez LS) || H - High speed (zastąpiona przez AS) || S - Schottky (zastąpiona przez LS i AS) || LS - Low Power Schottky (najważniejsza obecnie seria - wyparła pozostałe) || AS - Advanced Schottky || ALS - Advanced Low Power Schottky || F - Fast (zbliżona szybkością do AS)

Co oznaczają symbole AC, ACT, HC, HCT, C – występujące w oznaczeniach układów scalonych, np. 74ACT00. C - jak podstawowa seria 4000 || HC - High speed CMOS, szybkość i obciążalność wyjść zbliżona do LS || HCT - wersja CMOS ściśle odpowiadająca układom TTL serii LS także nap. zas. || AC - Advanced CMOS, z parametrami między S a F || AHC - Advanced High-Speed CMOS, trzykrotnie szybsza od HC || FC - Fast CMOS, podobna da F || G - bardzo szybkie, pracujące przy częstotliwości do 1.125GHz, napięcie zasilania 1.65V – 3.6V|| AC     Advanced CMOS Logic|| ACT  Advanced CMOS Logic (zbliżone szybkością do AS)

Czym będą różniły się bramki oznaczone: 7400, 74C00, 74AC00, 74ACT00? Napięciem zasilania, mocą strat, czasem propagacji, maksymalną częstotliwością pracy i poborem prądu. TTL ma większy pobór prądu niż układy wykonane w technologii CMOS, ale układy tego typu są szybsze.

Zbudować 2- wejściową bramkę(narysować schemat): a) NAND-CMOS, b) NORCMOS, napisać jej tabelkę prawdy i wyjaśnić działanie przy pomocy charakterystyk przejściowych użytych tranzystorów

P - neguje

N - podtrzymuje.