Politechnika Lubelska	Laboratorium elektronicznych układów analogowych i cyfrowych
		Ćwiczenie Nr 7
Wykonał: Ptak Dariusz		Semestr VII	Grupa ED 7.2	Rok akad. 1999/00
Temat ćwiczenia: Licznik asynchroniczny.			data wyk. 6.12.1999 pon. Godz. 8^45	Ocena

1. Cel ćwiczenia:

Celem ćwiczenia jest zaprojektować licznik asynchroniczny liczący w przód modulo 31

z użyciem przerzutników JK lub D wykorzystując elementy logiczne TTL serii standardowej.

2. Tabela :

E	D	C		B		A			E		D	C	B	A
0	0	0	0	0		0		16			1	0	0	0	0
1	0	0	0	0		1		17			1	0	0	0	1
2	0	0	0	1		0		18			1	0	0	1	0
3	0	0	0	1		1		19			1	0	0	1	1
4	0	0	1	0		0		20			1	0	1	0	0
5	0	0	1	0		1		21			1	0	1	0	1
6	0	0	1	1		0		22			1	0	1	1	0
7	0	0	1	1		1		23			1	0	1	1	1
8	0	1	0	0		0		24			1	1	0	0	0
9	0	1	0	0		1		25			1	1	0	0	1
10	0	1	0	1		0		26			1	1	0	1	0
11	0	1	0	1		1		27			1	1	0	1	1
12	0	1	1	0		0		28			1	1	1	0	0
13	0	1	1	0		1		29			1	1	1	0	1
14	0	1	1	1		0		30			1	1	1	1	0
15	0	1	1	1		1		31			1	1	1	1	1

3. Schemat układu :




4. Wyniki :

E	D	C		B		A			E		D	C	B	A
0	0	0	0	0		0		22			1	0	1	1	0
1	0	0	0	0		1		23			1	0	1	1	1
2	0	0	0	1		0		24			1	1	0	0	0
3	0	0	0	1		1		25			1	1	0	0	1
4	0	0	1	0		0		26			1	1	0	1	0
5	0	0	1	0		1		27			1	1	0	1	1
6	0	0	1	1		0		28			1	1	1	0	0
7	0	0	1	1		1		29			1	1	1	0	1
8	0	1	0	0		0		30			1	1	1	1	0
9	0	1	0	0		1		0			0	0	0	0	0
10	0	1	0	1		0		1			0	0	0	0	1
11	0	1	0	1		1		2			0	0	0	1	0
12	0	1	1	0		0		3			0	0	0	1	1
13	0	1	1	0		1		4			0	0	1	0	0
14	0	1	1	1		0		5			0	0	1	0	1
15	0	1	1	1		1		6			0	0	1	1	0
16	1	0	0	0		0		7			0	0	1	1	1
17	1	0	0	0		1		8			0	1	0	0	0
18	1	0	0	1		0		9			0	1	0	0	1
19	1	0	0	1		1		10			0	1	0	1	0
20	1	0	1	0		0		...			...	...	...	...	...
21	1	0	1	0		1		...			...	...	...	...	...

5. Użyte elementy do konstrukcji:

układ scalony:

3*TTL 74107 (2*JK)

TTL 7408 (4*AND, 2 wej.)

TTL 7404 (6*NOT)

TTL 7411 (3*AND, 3 wej.)

6. Wnioski:

Celem ćwiczenia było zaprojektowanie licznika asynchronicznego liczący w przód modulo 31 z użyciem przerzutników JK lub D wykorzystując elementy logiczne TTL serii standardowej.

Mój projekt wykonałem wykorzystując przerzutniki JK (5 sztuk), stosując 3 układy

TTL 74107 (2*JK w każdym TTL), oraz inne układy wykorzystywane w projekcie to:

TTL 7408 (4*AND, 2 wej.)

TTL 7404 (6*NOT)

TTL 7411 (3*AND, 3 wej.)

Projekt mój jest to asynchroniczny licznik dwójkowy. Jest to układ szeregowy tj. szeregowe połączenie dwójek liczących w przód w naturalnym kodzie dwójkowym. Wejście liczące każdej dwójki, oprócz pierwszej, jest połączone z wyjściem pozycyjnym Q dwójki poprzedzającej.

Wykonany układ działał poprawnie, będąc licznikiem modulo 31, tzn. licznik ma 31 wyróżnianych stanów, przez które przechodzi cyklicznie (powtarza cykl) pod wpływem impulsów wejściowych.

---