cw 1 multiplekser, Laboratorium Układów Logicznych


POLITECHNIKA POZNAŃSKA

      1. INSTYTUT ELEKTROTECHNIKI I ELEKTRONIKI PRZEMYSŁOWEJ

      2. Zakład Elektrotechniki Teoretycznej i Stosowanej

Laboratorium Podstaw Telekomunikacji

Ćwiczenie nr 1

Temat: Multiplekser i demultiplekser

Rok akademicki:

Wydział Elektryczny

Studia dzienne

Nr grupy:

Wykonawcy:

1.

2.

3.

4.

5.

6.

Data

Wykonania

ćwiczenia

Oddania

sprawozdania

Ocena:

Uwagi:

Celem ćwiczenia jest zapoznanie z układami multipleksera i demultipleksera.

1. Wiadomości teoretyczne

Multipleksery

Multiplekser (skrót MUX) jest układem kombinacyjnym (czyli takim, w którym stan wejść układu jednoznacznie określa stan wyjść tego układu). Multiplekser jest układem komutacyjnym (przełączającym), posiadającym n linii (wejść) informacyjnych, k wejść adresowych (zwykle n=2k) i jedno wyjście. Posiada również wejście sterujące działaniem układu oznaczane jako G (wejście strobujące, ang. gate).

Multiplekser umożliwia wielu sygnałom wejściowym współdzielić jedno urządzenie lub zasób (np. jeden przetwornik analogowo-cyfrowy lub jedną linię komunikacyjną).

Jego działanie polega na przekazaniu wartości jednego z wielu wejść na jedno wyjście, numer wejścia jest podawany na linie adresowe a0... ak-1.

Jeśli na wejście strobujące (blokujące) G podane zostanie logiczne zero, to wyjście przyjmuje określony stan logiczny (zazwyczaj zero), niezależny od stanu wejść danych i adresowych.

Multiplekser (inaczej krotnica) jest urządzeniem stosowanym w telekomunikacji do zwielokrotniania sygnałów.

Multipleksery są oferowane w postaci układów scalonych. Na rys. 1.1 przedstawiono opis wyprowadzeń układu 74LS153 - podwójnego multipleksera 4-wejściowego.

0x01 graphic

Rys. 1.1. Opis wyprowadzeń podwójnego multipleksera 74LS153.

W tabeli 1.1 przedstawiono sposób działania multipleksera 74LS153.

Tabela 1.1. Działanie multipleksera 74LS153.

wejścia

wyjście

adresowe

strobujące

danych

B

A

0x01 graphic

C0

C1

C2

C3

Y

-

-

1

-

-

-

-

1

0

0

0

0

-

-

-

0

0

0

0

1

-

-

-

1

0

1

0

-

0

-

-

0

0

1

0

-

1

-

-

1

1

0

0

-

-

0

-

0

1

0

0

-

-

1

-

1

1

1

0

-

-

-

0

0

1

1

0

-

-

-

1

1

W tabeli 1.1 znak minus (-) oznacza dowolną wartość sygnału, 0 lub 1.

Jeśli na wejściu strobującym 0x01 graphic
(negacja G) wartość logiczna sygnału równa jest 1, to stan logiczny wyjścia układu jest równy 1 i nie zależy od stanu sygnałów na wejściach C0-C3, ani na wejściach adresowych A,B. Dla wartości logicznej sygnału 0x01 graphic
=0, na wyjściu Y pojawia się sygnał z jednej z linii C0-C3 wybranej przez adres na wejściach A,B.

Demultipleksery

Demultiplekser jest układem posiadającym jedno wejście, n wejść adresowych oraz k wyjść (zazwyczaj k=2n).

Jego działanie polega na połączeniu wejścia x do jednego z wyjść yi. Numer wyjścia jest określany przez podanie jego numeru na linie adresowe a0... an-1. Na pozostałych wyjściach panuje stan zera logicznego.

Jeśli na wejście strobujące (blokujące) G (ang. gate) podane zostanie logiczne zero, to wyjścia przyjmują określony stan logiczny, niezależny ani od stanu wejścia x, ani wejść adresowych.

Na rys. 1.2 przedstawiono opis układu 74LS155 - podwójnego demultipleksera jednej linii wejściowej na cztery linie wyjściowe.

0x01 graphic

Rys 1.2. Opis wyprowadzeń podwójnego demultipleksera 74LS155

W tabeli 1.2 przedstawiono zależności między sygnałami wejściowymi a wyjściowymi demultipleksera.

Tabela 1.2. Działanie demultipleksera 74LS155

wejścia

wyjścia

adresowe

strobujące

danych

B

A

10x01 graphic

1C

10x01 graphic

10x01 graphic

10x01 graphic

10x01 graphic

-

-

1

-

1

1

1

1

0

0

0

1

0

1

1

1

0

1

0

1

1

0

1

1

1

0

0

1

1

1

0

1

1

1

0

1

1

1

1

0

-

-

-

0

1

1

1

1

Dla obu demultiplekserów wspólne są jedynie wejścia adresowe A i B. Wejścia strobujące 0x01 graphic
i 0x01 graphic
służą do blokowania przepływu informacji z wejścia do wyjścia, niezależnie od stanu wejść adresowych. Dla pierwszego demultipleksera, wejście jest w postaci prostej (nie zanegowanej), w drugim wejście jest negowane.

2. Przebieg ćwiczenia

2.1. Badanie multipleksera

Kolejno na wejścia strobujące 0x01 graphic
i 0x01 graphic
multipleksera podać stan niski L, na wejścia stan niski L, wysoki H oraz sygnał z generatora przebiegu prostokątnego o amplitudzie około 3.5 [V], a na oscyloskopie i próbniku stanów logicznych obserwować stan wyjścia multipleksera w zależności od stanu wejść adresowych A i B (LL, LH, HL). Wyniki obserwacji zapisać w tabeli.

2.2. Badanie demultipleksera

Kolejno na wejścia strobujące 0x01 graphic
i 0x01 graphic
demultipleksera podać stan niski L. Obserwować na oscyloskopie oraz próbniku stanów logicznych stan kolejnych wyjść jeśli na liniach adresowych A, B pojawią się stany LL, LH, HL, HH (czyli 00,01,10,11), a na wejściu kolejno: stan niski L, stan wysoki H oraz sygnał prostokątny z generatora o amplitudzie 3.5 [V].

2.3. Badanie multipleksera i demultipleksera

Połączyć wyjście multipleksera w wejściem demultipleksera, a na wejścia strobujące 0x01 graphic
obu układów podać stan niski L. Na wejścia multipleksera podać stan niski L, stan wysoki H oraz sygnał prostokątny z generatora o amplitudzie 3.5 [V]. Na wejścia adresowe A,B multipleksera podać kolejne adresy (LL,LH,HL), a na wejścia adresowe A,B demultipleksera podać adresy (LL,LH,HL,HH). Obserwować stan wyjść demultipleksera na próbniku stanów logicznych i na oscyloskopie.

3. Sprawozdanie

Dokonać analizy zaobserwowanych stanów wyjść poszczególnych układów.

Określić stan wyjścia multipleksera, stan wejść poda prowadzący, a wyniki umieścić w tabeli 3.1.

Tabela 3.1. Analiza pracy multipleksera

Wejście 0x01 graphic
=L

B

A

1C0

1C1

1C2

1C3

Y

Uwagi

Określić stan wyjść demultipleksera, stan wejść poda prowadzący, a wyniki umieścić w tabeli 3.2.

Tabela 3.2. Analiza pracy demultipleksera

Wejście 0x01 graphic
=L

B

A

1C

1Y0

1Y1

1Y2

1Y3

Uwagi

Wyjście multipleksera połączone jest z wejściem demultipleksera, na wejścia strobujące 0x01 graphic
obu układów podano stan niski L. Określić stan wyjść demultipleksera, stan wejść multipleksera i wejść obu układów poda prowadzący. Wyniki umieścić w tabeli 3.3.

Tabela 3.3. Analiza pracy układu multiplekser-demultiplekser

multiplekser

demultiplekser

Uwagi

wejścia

wejścia

wyjścia

B

A

1C0

1C1

1C2

1C3

B

A

1Y0

1Y0

1Y0

1Y0

4. Wnioski i uwagi końcowe

Literatura

[1] Głocki W., Układy cyfrowe, WSiP, Warszawa 2005.

[2] Misiurewicz P., Podstawy techniki cyfrowej, WNT, Warszawa 1982

[3] Wilkinson B., Układy cyfrowe, Wydawnictwo WKiŁ, Warszawa 2000



Wyszukiwarka

Podobne podstrony:
laboratorium z układów logicznych komparator 3K2PVJZOBCA2ZQGNHSNH7M2IUH65NCCO5GUG55A
czesc nr 2 , Laboratorium Układów Logicznych
teoria1, Laboratorium Układów Logicznych
czesc nr 1 , Laboratorium Układów Logicznych
teoria3, Laboratorium Układów Logicznych
czesc nr 3 , Laboratorium Układów Logicznych
Układy logiczne cz.2, Laboratorium układów elektronicznych
Badanie cyfrowych bramek logicznych2, Laboratorium układów elektronicznych
Układy logiczne cz.1, Laboratorium układów elektronicznych
Katalog skrócony układów logicznych CMOS serii 4000
cw 7?danie ukladow regulacji dwupolozeniowej
Ćw 12 a, laboratorium fizyczne, Laboratorium semestr 2 RÓŻNE
Cw ?danie cyfrowych układów arytmetycznych
Elektronika- Stabilizator napiecia stałego o działaniu nieciągłym, Laboratorium układów elektroniczn
Grunty cw 5 boro(P.r.e.z.e.s), Laboratorium z mechaniki gruntów i fundamentowania

więcej podobnych podstron