038 039

38

-Zestyk zwiemy zostaje zwarty, Jeżeli na wejście urządzenia sterującego podana Jest 1, a rozwarty gdy 0.

Zestyk rozwlerny działa przeciwnie, tzn. Jest zwarty, gdy na wejście urządzenia sterującego podano 0, a rozwarty, gdy 1.

Łącząc równolegle sieci A i B otrzymujemy sieć będącą ich sumą, zaś łącząc szeregowo otrzymujemy lob iloczyn; pokazano to na rys. 1,25a,b dla sieci składających się tylko z Jednego zestyku. Negacją sieci A jest taka sieć X, która jest zawsze w stanie 0, gdy A jest w stanie 1 i na odwrót.

W przypadku pojedynczego zestyku zwiernego negację reprezentuje zestyk rozwlerny (rys. 1.25c) i odwrotnie. Negację sieci złożonej uzyskuje się poprzez zamianę wszystkich zestyków zwiernych na rozwierae i odwrotnie oraz zamianę wszystkich połączeń szeregowych na równoległe i odwrotnie.

Wreszcie, sieci A i B uważamy za równe wtedy i tylko wtedy, gdy dla wszystkich możliwych stanów zestyków obie przewodzą lub obie nie przewodzą.

Łatwo sprawdzić, że tak zdefiniowane sieci zestykowe spełniają aksjomaty algebry Boole'a, a więc ich działanie można opisywać funkcjami logicznymi. Funkcję logiczną dla danej sieci otrzymuje się najczęściej tzw. metoda ścieżek. Polega ona na wyznaczeniu wszystkich możliwych ścieżek łączących oba bieguny sieci, ścieżki połączone są równolegle, zaś tworzące je zestyki połączone są szeregowo. Metoda ścieżek daje więc funkcję logiczną w postaci sumy iloczynów zmiennych, powiązanych z poszczególnymi zestykami według zasady: zestyk zwiemy - zmienna nie zanegowana, zestyk rozwlerny - zmienna zanegowana.

Przykład 1.25

Uprościć mostkową sieć zestyków przedstawioną na rys. 1.26a.

Stosując do tej sieci metodę ścieżek otrzymujemy

f(x,y,z) = xx + xyź + xyzx + zyr + zź + zzi + yx + yzz" + yzyx

Posługując się tożsamościami algebry Boole'a funkcję tę można uprościć do postaci

f(x,7,s) = xy + xz + yz

i na jej podstawie narysować sieć Jak na rys. 1.26b.

Rys. 1.26. Równoważne sieci zestykowe z przykładu 1.25

o

Jeżeli w otrzymanym wyrażeniu wyłączymy przed nawias którąkolwiek ^: ze zmiennych, np.

f(x,y,z) = x(y + z) + yz

to odpowiada mu jeszcze prostsza sieć, pokazana na ry3. 1.26c.

Opisana algębra sieci zestykowych Jest dogodnym narzędziem analizy i syntezy sieci przekaźnikowych (kontaktronowych, stycznikowych itp.) i była plerwszym'p£zykładem zastosowania algebry Eoole'a w technice.    *

1.4. PROJEKTOWANIE UKMDÓW CYFROWYCH

Kolejne etapy procesu projektowania układów cyfrowych przedstawione są na schemacie na rys. 1.27 {na podstawie Cl7] str. 31).

Punktem wyjścia procesu projektowania jest opis słowny działania układu. Na jego podstawie i decyzji, czy układ ma być synchroniczny czy asynchroniczny, tworzymy tablicę przejść/wyjść automatu. Etap ten n03l nazwę syntezy właściwej. Synteza właściwa przeprowadzana jest intuicyjnie. Istnieją pewne metody ułatwiające ten proces, tzn. zmniejszające obszar stosowania intuicji, tym niemniej pozostaje ona do tej pory nieodłączną cechą procesu syntezy właściwej. Jedną z takich metod Jest metoda oparta o tzw. algebrę wyrażeń regularnych. W metodzie tej działanie układu logicznego zapisuje się w postaci tzw. wyrażeń regularnych, z których istnieje Już przejście algorytmiczne do tablicy przejść/wyjść automatu. Przedstawienie działania układu w postaci wyrażenia regularnego Jest czasami łatwiejsze od bezpośredniego utworzenia Jego tablicy, tym niemniej też wymaga intuicji.

Często w otrzymanym pierwotnie automacie można zmniejszyć liczbę Jego stanów wewnętrznych bez zmiany sposobu działania. Taki proces nosi nazwę minimalizacji liczby stanów i prowadzi do automatu minimalnego. Kodując automat minimalny otrzymujemy układ logiczny, najczęściej w postaci tablicy. Na Jego podstawie poprzez tzw. syntezę kombinacyjną dochodzimy do schematu układu zbudowanego z elementów logicznych, jak bramki i przerzut-niki, czyli tzw. schematu logicznego. Zastępując elementy schematu logicznego typowymi układami produkowanymi np. w serii TTL 74 otrzymujemy tzw. schemat zasadniczy ideowy, a na jego podstawie schemat montażowy, który jest ostatnim etapem projektowania. Omówione powyżej etapy projektowania układów cyfrowych począwszy od minimalizacji liczby stanów dają się zautomatyzować i obecnie już Istnieją mniej lub bardziej kompleksowe programy dla maszyn cyfrowych wykonujące proces projektowania.

Etapy projektowania można też podzielić, jak to przedstawiono na rys. 1.27, na trzy podstawowe grupy: syntezę abstrakcyjną, syntezę strukturalną i syntezę techniczną.