066 067

66

Wskazówka! wyrazić negację, sumę i Iloczyn poprzez Implikację i 0.

2.6.    Zaprojektować układ kombinacyjny zamieniający cztery bity kodu 2/10 BCD na cztery bity w kodzie 2/10 „+3".

2.7.    Zaprojektować'układ iteracyjny wykrywający ciąg 101 na trzech sąsiednich spośród n wejść .Kg, • • * ,3^.

2.8.    Zaprojektować układ iteracyjny sprawdzający podzielność n bitowej liczby wejściowej przez 3.

2.9.    Zaprojektować układ iteracyjny dzielący n bitową liczbę całkowitą przez 5 z, dokładnością do 3 miejsc po przecinku.

Wskazówka: każdy blok, oprócz wyjść przekazujących resztę z dzielenia do bloku następnego, powinien posiadać wyjście,na którym pojawia się odpowiedni bit ilorazu.

2.10.    Zaprojektować układ iteracyjny realizujący funkcję

f (*>l »*2    ⁼ 2 (7,11,13,14,15) •

Uwaga: zadanie jest celowo niewygodnie sformułowane. Zbiór stanów można różnie określić traktując układ jako np.:

1)    wykrywający ciągi zmiennych 0111 lub 1011 lub 1101 3”h 1110 lub 1111,

2)    wykrywający obecność 3 lub 4 jedynek.

2.11.    Zaprojektować układ kombinacyjny bez hazardu realizujący funkcję f(x₁ ,x₂,x₅) = ^(0,2,3,7).

a)    na bramkach NAND,

b)    na bramkach KOR.

2.12.    Zaprojektować układ iteracyjny zwiększający o jeden n bitową liczbę dwójkową.

Rozdział

3

SYNTEZA UKŁADÓW SEKWENCYJNYCH

W rozdziale tym zajmiemy się realizacją układów sekwencyjnych, działających zgodnie z zadanym opisem.

Jak wiadomo z rozdziału 1, układ sekwencyjny może być realizowany Jako asynchroniczny lub synchroniczny układ Uoore'a lub Mealy'ego. Różnica pomiędzy syntezą układów Moore'a i Mealy'ego Jest niewielka, natomiast istotne różnice występują między projektowaniem układów synchronicznych i asynchronicznych, co spowodowało, że projektowanie tych układów przedstawiono w dwóch odrębnych częściach tego rozdziału. Prostota i szersze zastosowanie układów synchronicznych spowodowały, że ich synteza będzie omówiona Jako pierwsza, pomimo, że zagadnienia syntezy układów asynchronicznych są bardziej ogólne i synteza układów synchronicznych Jest szczególnym przypadkiem tej drugiej. Ponadto, znajomość syntezy układów synchronicznych ułatwi zrozumienie syntezy układów asynchronicznych.

3.1. PRZYRZĄDY TWORZENIA OPISU FORMAINEGO UKŁADÓW SEKWENCYJNYCH

Często układ sekwencyjny jest opisany słownie i pierwszym etapem syntezy (czyli syntezą abstrakcyjną) jest otrzymanie opisu formalnego nadającego się bezpośrednio do dalszego projektowania. Takim opisem jest graf lub tablica przejść/wyjść. Ponieważ nie istnieją, jak dotąd, urządzenia rozumiejąca język naturalny, zamiany opisu słownego na formalny dokonuje się intuicyjnie.

Poniżej podamy kilka przykładów tworzenia grafów i tablic przejść/wyjść synchronicznych układów sekwencyjnych na podstawie opisu słownego. Tworzenie grafów układów asynchronicznych będzie omówione w p. 3.5*1 •

Przykład 3.1

Podać graf synchroniczny układu sekwencyjnego: a) typu Mealy'ego, b)ty-pu Moore^a, będącego sumatorem dwu liczb binarnych.

Projektowany układ ma dwa wejścia, na które szeregowo podajemy odpowiadające sobie bity sumowanych liczb oraz Jedno wyjście, na którym pojawiają się kolejne bity wyniku sumowania.

Schemat blokowy, grafy i tablice przejść/wyjść przedstawione są na nys. 3.1.