110 111

- układy wielkoscalone (Ifil - larga scala integration) zawierające 100 i więcej bramek.

Typowe układy SSI to bramki, pojedyncze przerzutnlfci itp. Układy MSI to bardziej złożone układy jak liczniki, rejestry,, multipleksery, układy arytmetyczne, zaś układy LSI to duże pamięci, złożone układy arytmetyczna 1 mikroprocesory.

Obudowy. Stosowane są dwie podstawowe obudowy cyfrowych układów scalonych. Są to (rys. 4.4) obudowa płaska (fiat pack) i najczęściej stosowana dwurzędowa (dual in linę = DIP). Produkowanych jest kilka standardowych obudów dwurzędowych ceramicznych lub plastikowych o różnej liczbie wyprowadzeń (np. 14,16,24,28,40). Mają one różną szerokość lub długość, lecz taki sam rozstaw wyprowadzeń.

Rys. 4.4. Obudowy cyfrowych układów scalonych: a) obudowa płaska, b) dwurzędowa

4.1. UKŁADY TTL

W połowie lat sześćdziesiątych opracowano nową, w stosunku do układów ówcześnie istniejących, technikę konstrukcji układów logicznych, nazwaną techniką TTL (Traasistor-Transistor Logic). Nazwa TTL wynikła z podkreślenia różnic w stosunku do techniki DTL (Dlode-Transistor Logic) 1 RTL (Re-siśtor-Transistor Logic), gdzie diody (w układach DTL) i oporniki (w RTL) wejściowe zastąpiono tranzystorem wieloemiterowym.

Budowę i działanie układów TTL wyjaśnimy na przykładzie typowej, w tej technice, bramki NAND, której schemat przedstawiamy na rys. 4.5. Sygnały wejściowe tej bramki podawane są na emitery tranzystora wieloemiterowego T1, realizującego iloczyn. Tranzystor T2 działa jako wzmacniacz między-stopniowy i służy do sterowania w przeciwfazle tranzystorami T3 i T4 w stopniu wyjściowym. Przeciwsobny stopień wyjściowy (totem-pole) zapewnia małą rezystencję wyjściową w obu stanach logicznych.

Jeżeli przynajmniej na jedno wejście bramki podany jest sygnał O (na--pięcie w przybliżeniu równe 0V), to tranzystor T1 przewodzi prąd w stanie nasycenia uziemiając bazę tranzystora T2, a tym samym zatykając go. Zatkanie T2 pociąga za sobą zatkanie T4, natomiast T3 działa wtedy jako wtórnik emiterowy, w którym rolę opornika emiterowego spełnia obciążenie bramki. Napięcie wyjściowe odpowiada w tych warunkach poziomowi logicznemu 1 (około 3,5 V).

♦w

Rys. 4.5. Dwuwejśclowa bramka NAHD w technice TTL. Strzałki ciągła wskazują przepływ prądu przy niskim (L) poziomie napięcia na wejściu, strzałki przerywane - przy wysokim (H) poziomie wejściowym

Jeżeli napięcie wejściowe Oj zacznie wzrastać (przyjmujemy, że drugie wejście Jest w stanie 1), to część prądu bazy tranzystora T1 zostaje przełączona do kolektora. Gdy napięcie to przekroczy wartość około O,? V, zaczyna przewodzić tranzystor T2 dając wzmocnienie    = 1,6. Przy Uj

k 1,4 T tranzystor T1 zaczyna pracować lnwersyjnie i w związku z tym cały prąd Jego bazy przełączony Jest do kolektora. Zaczyna wtedy przewodzić tranzystor T4 bocznikując R3, co objawia się gwałtownym spadkiem charakterystyki przejściowej (duże wzmocnienie T2). Przy dalszym zwiększeniu Uj napięcie na kolektorze tranzystora T2 spada, powodując zatkanie T3,zaś T4 wchodzi w stan głębokiego nasycenia, a tym samym napięcie na Jego kolektorze spada do około 0,2 V (przy nominalnym obciążeniu).

Dioda w obwodzie emitera polepsza warunki zatkania tranzystora T3.

Charakterystyki statyczne bramki RAND - TTL. Podstawową charakterystyką statyczną układu logicznego Jest charakterystyka przejściowa, czyli zależność napięcia wyjściowego od napięcia wejściowego. Przykładowa charakterystyka przejściowa pokazana Jest na rys. 4.6. Wyróżnia się na niej dwa

Rys. 4.6. Charakterystyka przejściowa bramki NAND - TTL