A7

A7



67


Komunikacja procesora z innymi elementami architektury komputera

~STOP ~DRVSFA~TRDY    Przyczyna

I    0    0 Wystąpienie Wędo krytycznego

Uszkodzenie urządzenia docelowego.

Błąd parzystości w fazie adresowej.

Błąd w adresie wejścia-wyjścia.


Reakcja inicjatora Generuje przerwanie umożliwiające sterownikom sprawdzenie rejestru stanu inicjatora. Jeżeli bit 8 w rejestrze komend jest ustawiony, inicjator wystawia sygnał -SERR, co w konsekwencji prowadzi do wywołania przer wanta NMI i zatrzymania systemu.

-DEVSEL (Devtce Select) - sygnał ten wystawiany jest przez urządzenie docelowe, które rozpoznało swój adres w fazie adresowej. Wystawienie sygnału ~DEVSEL oznacza nawiązanie połączenia pomiędzy inicjatorem i urządzeniem docelowym. Sygnał jest wycofywany po zakończeniu transmisji ostatniej danej lub po wystawieniu sygnału - STOP. Urządzenie docelowe musi wystawić sygnał -DEVSEL najpóźniej po dwóch cyklach oczekiwania od zakończenia fazy adresowej (układy sprzęgające dwie magistrale PCI po trzech cyklach oczekiwania). Maksymalna liczba cykli oczekiwania, po której urządzenie docelowe może wystawić sygnał ~DEVSEL, jest przechowywana w' bilach 9 i 10 rejestru stanu;

1DSEL (Initialization Device Select) - sygnał używany podczas konfigurowania magistrali PCI;

~REQ    (Request) — sygna) wystawiany przez, inicjator żądający dostępu do

magistrali;

~GNT    (Grunt) - sygnał wystawiany przez, układ arbitrażowy,

przydzielający kontrolę nad magistralą konkretnemu inicjatorowi;

CLK    (PCI Cluck Signul) — sygnał zegara taktującego magistralę PCI

(0-33 MHz);

~RST (Resel Si^nal) - wystawienie tego sygnału powoduje inicjalizację wszystkich urządzeń podłączonych do magistrali PCI;

-PERR    (Parrity Error) sygnał informujący inicjator o wystąpieniu błędu

parzystości danych. Wystawienie sygnału -PERR powoduje ustawienie bitu 8 w rejestrze stanu inicjatora. Wystawianie sygnału -PERR może być zablokowane przez ustawienie bitu 8 w rejestrze komend urządzenia odczytującego dane. Specyfikacja PCI nie definiuje reakcji inicjatora na wykrycie błędu parzystości danych;


Wyszukiwarka

Podobne podstrony:
A7 Komunikacja procesora z innymi elementami architektury komputera 57 Rysunek
A 7 97Komunikacja procesora z innymi elementami architektury komputera • Invalid Informacja zawarła
A7 47Komunikacja procesora z innymi elementami architektury komputera Tabela 1.3. Podział przestrze
A1 41Komunikacja procesora z innymi elementami architektury komputera Tabela 1.2. Podział przestrze
A9 19Komunikacja procesora z innymi elementami architektury komputera Zmiana organizacji magistrali
A1 51Komunikacja procesora z innymi elementami architektury komputera DMA przeprowadza rutynowo pro

więcej podobnych podstron