Image166

Dane

ft

Bramki sterujące wejścia adresowe i wejścia danych

b Przy dużej liczbie wejść obciążających

Rys. 4.123. Blok pamięci o pojemności 16 słów czterobitowych

n_max = 40 układów pamięci

in Q4

“t>—{ n_max - 50 układów pamięci iS04

—-1 n_max-80 układów pamięci

r>-

‘-0-.

Wejścia

adresowe

pamięci

a

Aą~

b

-CS,

-CSi

As ■

-CSi

^A<—?-£>>-

JT

fO

cs.

CStf

42

-cs$

7

S 3 3>

H    \-CSj    A_S

1    ¹-^/    At

Al

c	A 154 B p
i
	D

-CSf -CSi -CSJ

-CSfs

-CS/e

Rys. 4.124. Przykłady wejściowych układów sterujących

a)    z zastosowaniem bramek 04, H04, S04,

b)    z bramek z równoległymi wejściami

Rys. 4.125. Dekodery sterujące wejściami CS w blokach pamięci o pojemności:

a) 2X16 stów. b) 4X16 stów. c) 8X16 s!6w. d) 16X16 stów. e) 32X16 słów

176