Image216

malna częstotliwość impulsów zliczanych wynosi: f~ (50+2 * 20) • 10~^g s - "

Licznik ten działa znacznie szybciej od licznika przedstawionego na rys. 4.208.

Na rysunku 4.211 przedstawiono schemat ideowy licznika synchronicznego z przeniesieniami równoległymi, zliczającego wstecz, z możliwością równoległego, synchronicznego wpisywania informacji wejściowej (X = 0). Wejście Z umożliwia synchroniczną pracę licznika o dużej pojemności.

Rozpatrzmy jednokierunkowy, synchroniczny licznik 4-bitowy zliczający w przód w naturalnym kodzie dwójkowym, z wykorzystaniem przerzutnika T wyzwalanego ujemnym zboczem (patrz rys. 4.212). Na podstawie tablicy wzbudzeń dla przerzutnika T (rys. 3.29e) i tablicy stanów licznika (rys. 4.204) otrzymuje się tablice Kamaugha (rys. 4.212a). Z tablic Karnaugha wyznaczamy funkcje przełączające dla wejść poszczególnych przerzutników licznika. Funkcje te mają postać:

T_a = 1 T_B — A T_c — AB T_d = ABC

Schemat logiczny rozpatrywanego licznika z wykorzystaniem przerzutników 74 przedstawiono na rys. 4.212b. Maksymalna częstotliwość impulsów zliczanych wynosi:

^/= (50 + 20) - 10- , ° ¹⁴ ^

Licznik ten jest zatem szybszy w działaniu niż licznik z przerzutnikami JK-MS, przedstawiony na rys. 4.170. Czas ustalania zawartości jest jednak nieco większy i wynosi 70 ns.

Jeżeli funkcje przełączające dla wejść poszczególnych przerzutników licznika zostaną zrealizowane w następujący sposób:

T_a= 1 T_b = A

T_c = AB T_d = (AB)C T_e = [(.AB)C]D

to zmniejszone zostanie obciążenie wyjść przerzutników i zlikwidowana konieczność stosowania bramek o dużej liczbie wejść. Schemat logiczny licznika ze zmodyfikowanymi układami do realizacji funkcji wzbudzeń poszczególnych wejść przerzutników przedstawiono na rys. 4.213.

Łączenie 8-bitowych, 7-bitowych i 6-bitowych jednostek liczników z równo-ległymi obwodami przeniesień (rys. 4.212) w licznik o większej długości logicznej (pojemności) można zrealizować w układzie przedstawionym na rys. 4.214.