Image267

otrzymuje się 8 impulsów, z wyjścia B — 4 impulsy, z wyjścia C — 2 impulsy i z wyjścia D— 1 impuls.

Bramki członu programującego spełniają następujące funkcje:

F_t = X₄A

f₂ = x₃ab f₃ = x₂abc

F₄ - X_x ABĆD

gdzie: X₄ — najbardziej znaczący bit, X_t — najmniej znaczący bit.

Łatwo zauważyć, że jeżeli X₄ = 1, to w cyklu zliczania otrzymuje się 8 impulsów na wyjściu F_x. Podobnie dla X₃ = 1 otrzymuje się 4 impulsy na wyjściu F₂, dla ^2 = 1 dwa impulsy na wyjściu F₃ i dla X_x = 1 jeden impuls na wyjściu F₄. Impulsy na wyjściach F_x, F₂, F₃, F₄ są rozłożone równomiernie w czasie i nie pojawiają się jednocześnie w danej chwili. Na wyjściu S otrzymuje się sumę impulsów, która iloczynowana jest z przebiegiem taktującym (impulsami zliczanymi).

W ten sposób na wyjściu W otrzymuje się w jednym cyklu zliczania zaprogramowaną liczbę N impulsów. Jeżeli częstotliwość impulsów wejściowych wynosi f_we> wówczas częstotliwość impulsów wyjściowych jest równa:

y' \r fwe y /we , _v /we , y /we

wy    2 “*"^3 ą i^2 g    —

= f_we(X₄ • 2’¹ +JT₃ • 2~²+X₂ • 2^-3+A^r1 • 2-⁴)

Programowany licznik dwójkowy, przedstawiony na rys. 4.297 ma dodatkowo wejście blokujące Z oraz wyjście P, które umożliwiają kaskadowe łączenie liczników. Przy realizacji liczników o większej pojemności, liczba niezbędnych wejść bramki B wzrasta, natomiast liczba wejść pozostałych bramek w układzie pozostaje stała. Oczywiście, ze wzrostem pojemności licznika zmniejsza się wartość maksymalnej częstotliwości jego działania, ponieważ przeniesienia są formowane w sposób szeregowy.

W układzie z rys. 4.297 maksymalna częstotliwość impulsów wejściowych wynosi:

f <    *

^I1 + l 2

gdzie:

Pi — suma maksymalnego czasu propagacji przeniesień oraz czasu opóźnienia zmiany stanu przerzutnika,

T₂ — impuls o minimalnym czasie trwania (~ 30 ns dla bramek serii standardowej TTL).

Jeżeli maksymalny czas opóźnienia wnoszony przez bramkę wynosi 20 ns, a maksymalny czas opóźnienia zmiany stanu przerzutnika wynosi 50 ns, to:

S 4 MHz

1

(4*20*2 + 50+30) 10“ ⁹ s