Image345

Image345



Implementacje funkcji (1) i (2) przedstawiono na rys. 4.394. W układach tych, jeśli żadne z wejść nie będzie wyróżnione (suwak przełącznika obrotowego znajduje się między kolejnymi pozycjami), to na wyjściach pojawią się same jedynki, a więc kombinacja nie należąca do rozpatrywanego kodu wejściowego.

Funkcje wyznaczone na podstawie tablicy 4.28 dla układu zmieniającego kod 1 z 10 na kod 8421 mają postać:

A =7 + 3 + 5 + 74-9 = 1 3 5 7 9 B = 2 + 3 + Ó + 7 = 2 3 6 7

C = 4 + 5 + Ó + 7 = 4 5 6 7    (3)

D = 8 + 9 = 8~9

Schemat logiczny układu realizującego funkcje (3) przedstawiono na rys. 4.395.[w układzie tym, jeśli żadne wejście nie będzie wyróżnione (wybrane),

Koć U10

9 8 7 6 5 4 3 2 1

WYYYY W

Rys. 4.395. Schemat logiczny enkodera zwykłego realizującego funkcje (3)

to na wyjściach pojawią się same zera, a więc taka sama kombinacja, jak przy wybranym wejściu o numerze 0, co może być niedozwolone w niektórych zastosowaniach.

W celu uproszczenia projektowania systemu, przy jednoczesnym polepszeniu jego właściwości użytkowych, należy zastosować opisany poniżej układ scalony 147, który spełniając funkcję enkodera priorytetowego, spełni tym bardziej funkcję enkodera zwykłego. Kodem wejściowym enkodera scalonego 147 jest kod 1 z 10, a kodem wyjściowym kod 8421.

4.6.2.2. Enkodery priorytetowe

Dotychczas rozpatrzono enkodery, które umożliwiają jednoznaczną konwersję przy założeniu, że kodem wejściowym jest kod pierścieniowy. W wielu systemach cyfrowych często wymaga się, aby enkoder wytwarzał jednoznaczną odpowiedź w przypadku, gdy na jego wejściach pojawi się więcej niż jedna jedynka (zero), czyli w przypadku, gdy kodem wejściowym jest kod x z n (x z ri). Należy wówczas ustalić priorytety wejść, dzięki czemu będzie można tak za-


Wyszukiwarka

Podobne podstrony:
Image355 Implementacje układów realizujących funkcje (3) oraz funkcje (4) przedstawiono na rys. 4.40
Image079 Tablica wartości tej funkcji przedstawiona na rys. 3.38a, a rozwiązanie zadania na rys.
034(1) Wykres funkcji przedstawiono na rys. 27. 5) Funkcja logarytmiczna >’ = Ig u jest określona
Image349 Implementacja równań (6) jest przedstawiona na rys. 4.400. Typowy czas propagacji sygnału w
Image371 Schemat logiczny układu realizującego powyższe funkcje przełączające przedstawiono na rys.
Image049 Funkcję I (AND) dwóch zmiennych boolowskich przedstawiono na rys. 3.1. Każda liczba zmienny
Image073 Układ służący do realizacji tej funkcji, zbudowany z bramek I (AND), LUB (OR), NIE (NOT) pr
Image078 Tablica wartości tej funkcji jest przedstawiona na rys. 3.36a. Ponieważ rozważana funkcja j
Image114 Przerzutnik JK-MS — 72 przedstawiono na rys. 4.53. Bramki 1 i 2 realizują funkcje K = KX*K2
Image312 Schemat logiczny jednotetradowego sumatora w kodzie „+3” przedstawiono na rys. 4.357. Na ry
Image325 Układ przedstawiony na rys. 4.372, spełniający równanie (14), jest układem najszybszym, gdy
Image348 W układzie przedstawionym na rys. 4.399 sygnał przeniesienia blokującego propaguje tylko pr

więcej podobnych podstron