a1 2

Imię i NiwWrt.

Cmi iMMkww

KgMmin a SyMaMśw wbudowanych, termin I

lAftt Itfó MO* f«<b!M Mifmtctn tftmnn Hf* f-*-’--    ------| )(•

		Trn	v rr	♦ 1 7 1 • 1 « i ia			Cafc
..latar		- * * i ----1_;	i J—:	_J—L - 1 i

Tm wIiUmmi* naftom, fi ymłn> m pytanie)

1

Nww t rodziny A RM

jest układem o rtanwj wckMura CISC (Comple* Instruction Set Computer)

jaat układem e zredukowanej liczbie rozkazów RISC (Reduced Instruction Sfl Comjwtar)

posiada 8 bilowi magistralę adresową

posiada kilka H)auM sinusowych CTSR (Ourrcnt Program Status Register)

2. Rejestry procesora zrealizowane «ą w posuci: szybkiej pamięci magnetycznej _ przerywników pamięci SRAM szybkiej pamięci dynamicznej uproszczonych kart perforowanych

3. Pamięci siaiycznc RAM (Stanc Random Access Memory)

abiżą między innymi do przechowywania tymczasowych wyników obliczeń charakteryzuję się krótkim czasem dostępu i niewielkim poborem energii posiadają linie CS służącą do wyboru układu pamięci

są rzadko wykorzystywane w systemach wbudowanych ar względu na duży koszt produkcji

4. Tryb pracy P1Q procesora ARM wykorzystywany jest w przypadku, gdy zostanie zgłoszone przerwanie procesor rozpocznie wykonywanie nieznanego rozkazu proocaor wykona operację zapisu rejestru CPSR pracując w trybie USER _ podczas wystąpienia wyjątku związanego z dostępem do pamięci

Rejestr statusowy CPSR (Current Program Status Register) procesora ARM umożliwia globalne wyłączenie przerwań IRQ umożliwia globalne włączenie przerwań F!Q umożliwia zmianę trybu pracy umożliwia zgłoszenie wyjątku Abort

6 Port komputera z wyjściem typu otwarty dren

_ jest wyposażony w dwa komplementarne tranzystory MOS (z kanałem n oraz z kanałem p) _ wymaga użycia rezystora podciągającego _ wymaga zasalania napięciem przemiennym _ jen wykorzystywany w interfejsie f*C

7. Interfejs SPI (Serial Peripheral Interface)