rys 3 9

W/R# ^

Uśpienie

Uśpienie

Uśpienie

Uśpienie

BCLK

A23 - AO

D15-D0

Ti

Odcz (0 W T1

yt 1 ^rS) T2

Ti

0 ( ^T1

dczyt 1 WS) T2

T2

Ti

T1

Zapis (1 WS T2

) T2

Ti

Ti

I

1

I

I

I

I

I

I

I

I

I

”1

55^:

C VA_>

<: va >

£_VĄ_>

mmmA

r//s.

Z&

s:

C

>o

WS - stan oczekiwania VA - ważny adres    - ^stan *’ⁿ'' ⁿ'^eistotny

Dl - dane odczytywane DO - dane zapisywane Rysunek 3.9. Stany oczekiwania przy dostępie do pamięci DRAM