PLD6

3.2. 1.2. STAN AKTYWNY LOW LUB HIGH

Stan aktywny niski lub wysoki jest 'ustawiany przez programistę piszącogo dany program. Umieszczenie w deklaraji nóżek wyjściowych znaku negacji "/" powoduje, iż stanem aktywnym jest stan niski. Ten sam można osiągnąć zanegowując dany sygnał w części równaniowej. Podwójne zanegowanie sygnału powoduje przywrócenie stanu aktywnego na wysoki.

j PIN	10	1 1	12	13
	OA	/OB	OC	/OD
EOUATIONS
/OA	= A	# B *	C	;AKTYWNY	NISKI
OB	- A	* B *	/C	;AKTYWNY	NISKI
OC	= A	* / B *	C	jAKTYWNY	WYSOKI
/OD	r	/A *	B * C	;AKTYWNY WYSOKI

ZASTOSOWANO PODWÓJNĄ

;NEGACJĘ

Należy zauważyć, iż z uwagi na szybsze działanie niektórych układów (krótszy czas przełączeń) stosjłje się specjalnie stan aktywny niski, aby można było użyć dany*układ przy większej częstotliwości zegara taktującego. Przy podejmowaniu takiej decyzji bardzo pomocna jest książka "PLD Databook”.

Do ustawiania stanów aktywnych można się ponadto posłużyć słowami kluczowymi LOW -aktywny niski i HIGH -aktywny wysoki, które umieszcza się w sekcji deklaracyjnej nóżek po oznaczeniu sygnału wyjściowego.

PIN 11 OB LOW

PIN 12 OC HIGH

3.2.1.3.OZNACZENIA SPECJALNE SYGNAŁÓW

Oznaczenia te należy stosować w części równaniowej, po kropce kończącej nazwę danego sygnału.

. ACLK . CLKF . ALE . LE . TRST . RSTF . SETF . D . T

Zegar asynchroniczny Zegar synchroniczny

Uaktywnianie asynchronicznego zatrzasku

Uaktywnianie synchronicznego zatrzasku

Uaktywnianie wyjścia

Zerowanie wyjścia

Ustawianie wyjścia

Wejście D przerzutnika typu D

Wejście przerzutnika typu T