138 139

138

Trójstanowe multipleksery 251, 253, 257, 258 aą realizowane według zasady z rys. 5.9, przy czy* bramki wyjściowa aą trójstanowe (ala należy Ich mylić ze a o ha ma tao z rys. 5»10b). Takie rozwiązanie umożliwia bezpośrednie połączenie kilku multiplekserów do wspólnej szyny.

Multiplekser 7*292 umożliwia dodatkowo zapamiętywanie czterech bitów wyjściowych pomiędzy kolejnymi impulsami strobująoyml. Realizują to wbudowane w układ * prserzutnlkl typu D - zatrzask.

Maksymalna Ilość wejśó gotowych scalonyoh multiplekserów wynosi 16. Multipleksery można Jednak łączyć uzyskując układy o dowolnej ilości wejść. Ha rys. 5.11 podano przykłady konstrukcji multipleksera o 64 wejściach z dziewięciu 8-weJśclowych multiplekserów lub ośmiu 8-wejśoiowyoh multiplekserów trójstanowyoh 1 6-wyjśclowego dekodera (patrz też zad. 5-3 1 5.4).

Rys. 5.11. Multiplekser o 64 wejściach utworzony z multiplekserów 8-weJ-ściowych (a) oraz multiplekserów 8-wejśclowych trój stanowych i dekodera

8-wyJśolowego (b)

Synteza układów kombinacyjnych z multiplekserów

Oprócz zastosowania multiplekserów jako przełączników maggkone być. wykorzystywane do syntezy układów kombinacyjnych.

Runko Ja opisująca wyjście multipleksera o H wejściach adresowych 1 2^ ■■ wejściach informacyjnych ma postać

(5.1)

......... ... o

Z wzoru tego widać, że przy porno07 multipleksera o N wejściach adresowych nośna zrealizować dowolną funkcją logiczną N zmiennych podając Jej argumenty na wejścia adresowe 4, zaś wejścia Informacyjne I łącząc z 0 lub 1 zgodnie z tabelą funkcji. Punkcje o większej od H ilości zmiennych modna zrealizować podając N jej argumentów na wejścia adresowe A, zaś 2¹¹ odpowiednich funkcji pozostałych argumentów na wejścia informacyjne I.

Reasumując, multiplekser o N wejściach adresowych realizuje dowolną funkcją H zmiennych lub zmniejsza o H ilość zmiennych funkcji U zmiennych, gdy U > H.

Przykład 5.2

Zrealizować układ kombinacyjny opisany funkcją f(x_r x₂, x₃) - £<3. 5. 6, 7)

stosując bramki oraz multiplekser o 4 wejściach informacyjnych 1 2 wejściach adresowych.

Przedstawiając daną funkcją w postaci ZNPS mamy

f(x₁,x₂,x₃) » x₁x₂x_J ♦ ^X-]^X2^X} * ^X1^X2⁵3 + ^X1^X2^X3

Przyjmijmy, ta na wejścia adresowe multipleksera podajemy argumenty x₂ 1 Xj. Aby wyznaczyć funkcje, które należy podać na 4 wejścia informacyjne, wyłączamy z postaci ZNPS zadanej funkcji, przed nawiasy, wszystkie iloczyny zmiennych x₂ i . llamy

f(x_1tx₂,x₃) = x₂5j(0) 4 x₂x_J(x₁) + x₂x_J(x₁) + x₂x_J(x₁+x₁) =

= x₂x₃(0) + x₂x₃(x₁) 4    + x₂x₃(1)

Porównując otrzymamy wzór ze wzorem (5.1) widzimy, że •Xq = Oj ^1 ⁼ ^2 ⁼    *3 ⁼ ^

Na rys. 3*12 przedstawiono schemat otrzymanego układu.

1.

h

h

In

0

*\

1

Rys. 3.12. Multiplekser realizujący funkcję logiczną z przykładu 3.2