180 181

180

Wreszcie, aby licznik zbudowany z przerzutników master-slave zliczał narastająca zbocza impulsów, na wejściu zliczającym należy umieśció in-wertor.

Polny schemat zaprojektowanego licznika podany Jest na rys. 5,64a, zaś wykresy czasowe na rys. 5*64b.    #

W licznikach rewersyjnych Jest Jeszcze Jedno wejście, sterujące kierunkiem zliczania (74190, 74191), lub istnieją dwa osobne wejścia zliczające - Jedno w górę, drugie w dół (74192, 74195). W pierwszym przypadku przeniesienie generowane Jest podczas pierwszego lub ostatniego stanu licznika, zależnie od kierunku zliczania. W drugim przypadku istnieją dwa osobne wyjścia - przeniesienie (carry) i pożyczka (borrow).

5.9.3. Liczniki asynchroniczne

Stan przerzutnlka synchronicznego ustalany Jest koincydencyjnie przez sygnał taktujący (zegarowy) i sygnały wejściowe (J i K lub S i R lub D lub T). W liczniku synchronicznym sygnałem taktującym są impulsy zliczane,docierające Jednocześnie do wszystkich przerzutników. Odpowiedzialność za właściwe zmiany stanu licznika spada więc wyłącznie na układ kombinacyjny obliczający sygnały wejściowe poszczególnych przerzutników. Jest intuicyjnie oczywiste, że jeśli do określonego przerzutnlka będziemy doprowadzali sygnał taktujący tylko w niektórych momentach czasu, to układ kombinacyjny obliczający sygnały wejściowe uprości się. Istnieje więc potencjalna możliwość, że licznik asynchroniczny, w którym wejścia zegarowenia wszystkich przerzutników są ze sobą zwarte, będzie miał budowę prostszą od licznika synchronicznego. Warunkiem tego uproszczenia Jest znalezienie w liczniku synchronicznym sygnału, kwalifikującego się do taktowania któregokolwiek przerzutnlka. Potencjalnym źródłem tego sygnału mogą być wyjścia Q lub Q któregokolwiek z przerzutników poprzedzających go. Wyjaśnimy to’ na przykładzie licznika budowanego z przerzutników JK-MS.

Zmiana stanu przerzutnlka master-slave następuje w czasie przejścia H-L sygnału taktującego. Przyjmijmy, że n-ty przerzutnik powinien zmienić stan po i-tym impulsie. Konieczny do tego celu sygnał taktujący znajdziemy na wyjściu 0^ k-tego przerzutnlka (k <n), jeżeli po (i-1)-ym impulsie zliczanym zachodzi K_kQ_fe = 1 > lub na wyjściu Jeżeli J^^ = 1. Przy spełnieniu tego warunku przerzutnik k-ty zmienia stan po i-tym impulsie zegarowym (patrz rys. 5.65)> może więc służyć do taktowania przerzutnika n-te-go.

■fl.

{

a >

- I

-łl

mm

a'

ia-1

Rys. 5.65. V.'arunki przejścia H-L w przerzutniku JK

Tak więc zasada zamiany układu synchronicznego, zbudowanego 2 przerzutników JK-ES na asynchroniczny, brzmi:

Jeśli, dla n> k 1 dowolnych wyrażeń logicznych 1 zachodzi

^Jn “ ^?n'Vk    ^Jn =

* ®n = ^Gn*Vk '    (1"» *n = VVk>-    < * >

^cn = ^ck

to znaczy, że jeżeli żalenia stan przerzutnik n-ty, to na pewno przerzutnik k-ty zmienia stan z 1 na 0 (lub z 0 na 1). Sygnał na wyjściu 0^ (lub można więc wykorzystać jako taktujący dla przerzutnlka n-tego, eliminując z funkcji.J_n 1 Iloczyny    (lub    , gdyż w chwili poprze

dzającej zmianę stanu-.tego przerzutnlka są one równe 1. Przyjmując zatem

^Jn = ^pn* *n = ^Gn    ^{oraz c}n = \ <^{lub c}n *    < • >

uzyskuje się Identycznie działający układ asynchroniczny.

Przykład 5.9

Jak pamiętamy z przykładu 5.8, synchroniczna dekada BCD opisana jest

równaniami: ^Jo " ^1-	^Ji^= w	^J2 * W	^J3 =
^Ko = 1.	j< u	h. -	^K3 =
O o II o	r Cg = - C

Przystępując do zamiany na układ asynchroniczny zapiszemy te równania w postaci takiej jak we wzorach (•).

Ponieważ J_Q = K_Q = 1, więc

^J1 " VVo    ^J2 = ¹’Vl    ^J3 = «iWd

*1- 1*90*0    *2 = Wl    ^«¹*9oKo

1 na podstawie ( • ) dekada asynchroniczna dana jest równaniami

II -A	II .JOI	J2 * 1	^J3 “ ^
*0 = ^1	Ł) = 1	I 1	^K3 = 1
O II o o	o II	c2 = a,	°3 “ ^o

Licznik taki, z niewielkimi dodatkowymi usprawnieniami, produkowany jest pod numerem 7490. Usprawnienia polegają na tym (patrz rys. 5.66), że lipznlk można zerować podając jedynki na wejścia R_Q 1 E^, lub ustawiać w stanie 9 podając jedynki na wejścia S_Q 1 S₁« Ponadto Q„ 1 c₁ nie są połą-' czone, lecz wyprowadzone osobno, ćo daje możliwość niezależnego korzysta-^ nia z licznika dwu- 1 plęciostanowego. Dekada z licznikiem dwustanowym^ (dwójką liczącą, ang. trigger fllp-flop) na początku liczy w kodzie BCD