- 52 -
z których jeden, etan P, należy traktować jak stan pasożytniczy. Jego obecność jest niezbędna dla właściwego działania układu, lecz niepożądana (w idealnym liczniku każdemu taktowi zegara odpowiada tylko Jeden stan). Czas trwania tego stanu jest dla układów TTL rzędu kilkudziesięciu nanosekund i jest to suma czasu propagacji stanu P przez detektor stanu końcowego (wytworzenie impulsu zerującego) oraz czasu propagacji impulsu zorującego do wyjść licznika (zerowanie licznika). Jeśli proces zerowania licznika przebiega nierównomiernie, tzn. niektóro przerzutniki w liczniku są zerowane wcześniej niż pozostałe, to w procesie przejściowym związanym z zerowaniem licznika mogą pojawić się także inne niż P, niepożądane stany. Należy zwrócić uwagę na fakt, że z chwilą gdy stan P przechodzi w inny stan na skutek działania impulsu zerującego, impuls ten przestaje być wytwarzany przez detektor,co może prowadzić do niepełnego wyzerowania licznika. Wystąpienie takiej sytuacji oznaczałoby poważne zakłócenie cyklu pracy licznika. Z tego względu często stosuje się środki zapewniające. | dostatecznie długi czas trwania impulsu zerującego. Jeden z popularnych sposobów przedstawiono na rys.4.5 (działanie tego układu należy samodzielnie przeanalizować przed przystąpieniem do ćwiczenia).
Rys.4.1*' Licznik/dzielnik częstotliwości z detekcją stanu
końcowego i zerowaniem
Dzielnikiem częstotliwości nazywany Jest układ, na wyjściu otrzymuje się Jeden impuls co p impulsów wejściowych, czyli częstotliwość wyjściowa dzielnika Jest p-krotnie mniejsza od częstotliwości wejściowej. W odróżnieniu od liczników, dzielnik częstotliwości ma tylko jedno wyjście. Oczywiście każdy licznik może pełnić funkcję dzielnika częstotliwości, natomiast od-wrotnśestwierdzenie nie jest prawdziwe. Sposób kodowania stanów nie Jest w przypadku dzielnika częstotliwości istotny, co stwarza niekiedy możliwość uproszczenia struktury dzielnika.
Synchroniczne dzielniki częstotliwości można projektować przy użyciu tych samych metod algebraicznych, co w przypadku liczników synchronicznych. Dzielniki asynchroniczne można projektować metodą rozkładu współczynnika podziału p na czynniki według zależności:
p - 2n (2k ♦ 1) n,k - 0,1,2,... (4.1)
Część parzystą realizuje się za pomocą n dwójek liczących (tj. dzielników częstotliwości przez 2), natomiast część nieparzystą zgodnie z rys.4.2.
Rys.4.2. Dzielnik asynchroniczny modulo 2k+1