- ezykVHDt
moduły VHDL wykonuje się stosując opis behawioralny. przepływowy lub strukturalny. Poniższe przykłady pokazują każdą z tych metod.
Przykłady:
• rejestr n-brtowy
• style projektowania
• moduły Altery w VHDL-
-*ntu z biblioteki LPM: ' użycem pakietu -*n_dq, który ■eiśaami
ido-
so-
li
MoCuł.RAM 256x8, library eee:
use eee.sldJogicJ164.all: library pm:
uee pm.Ipmjromponems.all: entityram256x8ie
portl DATA: in stdJogic_vector(7 downto 0):
ADDR: in std logie vector(7 downto 0); 1
WE. INCLOCK. OUTCUDCK: in stdjogic:
Q: out std_logic_vector(7 downto % end ram256x8; -i
arehitecture ram256x8_arch oł ram256x8 Is
component )mja~_dq generic(
Ipnnwdth: positive: