95669

-10 - +10 (inA) 500 [mW]

Prąd wejściowy h: Moc rozpraszana P,>:

Parametiy charakteiystyczne statyczne:

U.w-0.5 - U„„ [V] 0-0,05 [V]

±10 ⁵ - ±1 [mAJ

Napięcie wyjściowe w stanie wysokim IW Napięcie wyjściowe w stanie niskim IW Prąd wejściowy I,:

Parametry charakteiystyczne dynamiczne (C_L = 50pF, R_L = 200ld2):

Oznaczenie	Nazwa	Jedli.	Wartość		Wa ninki pomiani Udo [V]
			typ	max
tpuł	Czas propagacji zmiany stanu z niskiego na	[ns]	125	250	5
	wysoki		60	120	10
			45	90	15
tpic	Czas propagacji zmiany stanu z wysokiego	[ns]	125	250	5
	na niski		60	120	10
			45	90	15
tiui	Czas narastania zbocza sygnału	[ns]	100	200	5
	wyjściowego		50	100	10
			40	80	15
tlHL	Czas opadania zbocza sygnału	[ns]	100	200	5
	wyjściowego		50	100	10
			40	80	15

Tabela prawdy bramki NAND:

We A	We B	Wy Y
0	0	1
0	1	1
1	0	1
1	1	0

PRZEBIEG ĆWICZENIA :

1. Sprawdzenie poprawności działania układu CMOS

Zasilając układ napięciem Udd = 10,15 IV] sprawdziliśmy napięcia występujące na wyjściu każdej z bramek dla stanu niskiego i stanu wysokiego. Uzyskaliśmy następujące wyniki:

We		Wy	We		Wy	We		Wy	We		Wy
1	2	3	5	6	4	8	9	10	12	13	11
0	0	1	0	0	1	0	0	1	0	0	1
0	1	1	0	1	1	0	1	1	0	1	1
1	0	1	1	0	1	1	0	1	1	0	1
1	1	0	1	1	0	1	1	0	1	1	0

gdzie: „ 1” - odpowiadało napięcie 10,08 [V]

„0” - odpowiadało napięcie 0,028 [V]

Porównując otrzymane wyniki z tabelą prawdy bramki NAND widzimy, że układ działał prawidłowo. 2. Pomiar charakterystyk wyjściowych U₀l ⁼ f(Iot.) w stanie „O” na wyjściu

Pomiary wykonuje się według schematu pokazanego na lys. 2 dla napięć zasilania Udd = 5, 10, 15 [V],

-2-