8482348974

3. Realizacja układowa funkcji logicznych

W dotychczasowych rozwiązaniach zajmowaliśmy się elementami logicznymi nie troszcząc się o ich budowę wewnętrzną. Ma to swoje uzasadnienie w technice, bowiem współczesne układy scalone mają zaznaczone jedynie zaciski zasilania oraz wejść i wyjść.

Do realizacji poszczególnych podstawowych funkcji logicznych istnieje wiele technik układowych, które różnią się między sobą: poborem mocy - AP poziomami “L” i “H”

-    czasem propagacji -1

-    obciążalnością wyjścia (Termin obciążalność wyjścia bramki określa, ile wejść bramek tej samej rodziny można dołączyć do jednego wyjścia bez zmniejszania jej odporności na zakłócenia.)

W ciągu kilkudziesięciu lat historii układów logicznych mieliśmy do czynienia z wieloma technikami układowymi, z których duża część nie jest już stosowana. Do technologii, które odeszły w zapomnienie możemy zaliczyć:

-    układy RTL - (resistor transistor logie) - AP = 5mW t = 25ns

-    układy DTL - (diodę transistor logie) - AP = 180mfV t = 175ns

-    układy TTL- (transistor transistor logie)- AP = \0mW t = 1 Ons układy ECL - (emitter coupled logie) - AP = 25mW I = 2ns

Obecnie używane technologie to:

-    TTL-LS - (coraz mniej) - AP = 2mW t = lOns

-    HC, HCT, ACT - (high speed cmos) - AP = 0,3//W / kHz t = 1 Ons

Wyjaśnijmy zasadę działania przykładowych bramek z obu grup, zaczynając od TTL i TTL LS.

+5V    +5V    +5V

W standardowej bramce TTL przedstawionej na rysunku 3.1, jeżeli wszystkie wejścia są w stanie ”H”, prąd płynie przez rezystancję R1 i złącze baza-kolektor tranzystora wejściowego spolaryzowane jest w kierunku przewodzenia do bazy tranzystora T2, powodując jego przewodzenie. Jeżeli na jedno z wejść doprowadzimy niskie napięcie, odpowiednie złącze baza-emiter zaczyna przewodzić i przejmuje prąd bazy T2. powoduje to zatkanie tranzystora T2 i przejście wyjścia do stanu “H”. Wzmacniacz w układzie TTL składa się z tranzystora sterującego T2 i przeciwsobnego wzmacniacza wyjściowego. Gdy tranzystor T2 przewodzi, przewodzi również T3, a T4 jest zatkany. Na wyjściu jest poziom “L”, a tranzystor T3 może przyjmować duże prądy, pochodzące np. z dołączonych wejść bramek (w stanie “L” prąd wypływa z wejść). Gdy tranzystor