8482348976

Rysunek 3.4. Charakterystyka przejściowa bramki TTL LS (Zakreskowane granice tolerancji) Bramki CMOS są rodziną układów logicznych odznaczającą się szczególnie niskim poborem mocy. Układ inwertera pokazany jest na rysunku 3.5.

typu P

o-

GjH«—i T1 typu N D

Rysunek 3.5. Inwerter CMOS

Uwy

1

Zwraca uwagę fakt, że układ ten składa się wyłącznie z tranzystorów polowych MOS z kanałem wzbogaconym. Źródło tranzystora z kanałem typu n jest połączone z masą, a tranzystora typu p - z napięciem zasilania USS. Oba tranzystory pracują więc w układzie ze wspólnym źródłem i wzmacniają napięcie wejściowe, odwracając jego fazę. Każdy z tranzystorów stanowi równocześnie rezystancję obciążenia drugiego tranzystora. Napięcie progowe obu tranzystorów wynosi około 1,5V. Dlatego też przy napięciu zasilania równym 5V przynajmniej jeden z tranzystorów przewodzi. Jeżeli przyjmiemy UWE = 0, przewodzi tranzystor T2 z kanałem typu p, a tranzystor Tl z kanałem typu n jest zatkany. Napięcie wyjściowe jest równe USS. Dla UWE = USS tranzystor T2 jest zatkany, a Tl przewodzi. Napięcie wyjściowe jest równe zeru. Nietrudno zauważyć, że w stanie ustalonym przez układ nie płynie żaden prąd. Niewielki prąd płynie tylko podczas przełączania. Poziomy logiczne zależą od wybranego napięcia zasilania. Dopuszczalny zakres napięcia zasilania układów CMOS jest bardzo duży. Dla układów z bramką krzemową wynosi od 3 do 6V, a dla układów z bramką metalową od 3 nawet do 15 V jak pokazano na rysunku 3.6.

15