Programmed Logic Arrays
(Programowalne Tablice Logiczne)
Programowalne Tablice logiczne są alternatywą dla drogich ,wytwarzanych na zmówienie, specjalizowanych układów cyfrowych tzw. układów ASIC (Aplication Specific Iintegrated Circuits). Jeden taki układ umożliwia realizację całego nawet bardzo złożonego systemu cyfrowego. Koszt zaprojektowania układu ASIC jest jednak ogromny i rozwiązania te znajdują uzasadnienie tylko w przypadku długich serii produkcyjnych.
Rozwiązaniem pośrednim między techniką standardową a układami ASIC są
tzw. programowalne moduły logiczne , czyli układy o standardowej strukturze (co wiąże się z niską ceną) których działanie można w prosty sposób programować.
Układy tego typu znane były już w latach siedemdziesiątych . Na początku programowanie odbywało się u producenta , dopiero w `74 firma Signetics wyprodukowała pierwszy zespół logiczny programowalny przez użytkownika.
Istnieje wiele odmian programowalnych struktur logicznych:
-PLA -Programmable Logic Arrays
-PGA -Programmable Gate Arrays
-PAL -Programable Array Logic
-GAL -Generic Array Logic
itd. ...
Wszystkie one składają się z wielu podstawowych funktorów logicznych AND, OR, NOT oraz niekiedy przerzutników programowalnych matrycą połączeń.
Zespoły FPLA
Schemat logiczny typowego zespołu FPLA przedstawiono na rys. Zespół składa się z :
- wejściowych układów separujących,
- matrycy programowanych sum logicznych,
- matrycy programowanych iloczynów logicznych,
-wyjściowych układów separujących oraz ustalających postać funkcji wyjściowych (pozycja lub negacja).
Argumenty wejściowe bramek AND są określone za pośrednictwem odpowiednich połączeń w matrycy programującej. Wyjścia bramek AND są w stanie aktywnym, gdy kombinacja sygnałów wejściowych odpowiada zaprogramowanym funkcjom. Wyjścia bramek AND są dołączane do bramek OR za pośrednictwem matrycy programującej. Wyjście bramki OR jest w ,stanie aktywnym wówczas, gdy jest dołączone do niej wyjście bramki AND, będącej w stanie aktywnym. Sygnały z bramek OR są podawane na wejścia bramek Ex-OR. Jeśli na drugie wejście tej bramki jest podane napięcie odpowiadające stanowi H, wówczas bramka Ex-OR spełnia funkcję negacji i sygnałem aktywnym jest sygnał niski (L), Alternatywnie, jeżeli na drugie wejście bramki jest podany sygnał niski (L),
wówczas bramka nie wprowadza negacji i sygnałem aktywnym jest sygnał H.
Programowanie matryc w układach PLA i pokrewnych polega na przepaleniu wewnętrznych bezpieczników (jak w pamięci PROM). Są to subminiaturowe połączenia z platyny (których wygląd przedstawia rysunek). Zatem raz zaprogramowana w ten sposób matryca nie nadaje się do ponownego reprogramowania.
Podstawowym wyposażeniem układów typu PLA są więc dwie programowalne
matryce: AND i OR. Proste struktury PLA (np. Signetics PLS 100, PLS 101,
PLS 161 ), oprócz podstawowych matryc AND, OR, zawierają: programowalny
układ polaryzacji wyjść (proste, zanegowane) oraz sterowany z zewnątrz trójstanowy bufor wyjściowy. Są to układy o kilkunastu wejściach, kilkudziesięciu liniach iloczynu i kilku wyjściach. Są produkowane w wersjach z wyjściami trójstanowymi (TS) lub wyjściami typu otwarty kolektor (OC).
Moduły PLA wyposażone w przerzutniki są nazywane układami PLS (ang.
Programmable Logic Sequencer), albo sekwenserami. Przykładem takiego sekwensera może być układ FPLS 82S104 firmy Signetics.
Zespoły FPLS
Bardziej skomplikowane niż zespoły FPLA są zespoły FPLS. Typowy zespół (FPLS 82S104) ma 16 wejść oraz 8 wyjść. W skład rozpatrywanego zespołu wchodzi następujące układy:
- 48 bramek AND,
- 28 bramek OR,
- 14 przerzutników (6 stanowi rejestr stanu, 8 - rejestr wyjściowy).
Bramki AND mogą mieć do 45 wejść, natomiast bramki OR - do 48 wejść. Każde z wejść bramek AND może być dołączone da wyjścia
prostego lub zanegowanego buforów wejściowych za pośrednictwem matrycy programującej. Każde z wejść bramek OR może być natomiast dołączone do wejść bramek AND za pośrednictwem matrycy programującej.
Zespoły FPGA
Zespoły FPGA stanowią uproszczoną wersję zespołów FPLA. Zespół ten składa się z:
- wejściowych układów separujących,
- matrycy programowanych iloczynów logicznych,
- wyjściowych układów separujących, ustalających postać funkcji
wyjściowych (wyjście proste lub zanegowane).
Układy te nie posiadają programowanej wyjściowej matrycy sum logicznych. W rzeczywistości matryca ta istnieje jest ona jednak na stałe zaprogramowana przez producenta i użytkownik niema do niej dostępu. Takie rozwiązanie zapewnia większą szybkość i jednocześnie dostatecznie dużą elastyczność budowania funkcji logicznych.
Zespoły FPGA umożliwiają realizację funkcji logicznych typu AND,
NAND, OR, NOR. Typowe zastosowanie tego typu zespołów to:
- dekodery, detektory błędów.
Zespoły PAL
Zespoły PAL stanowią odmianę zespołów FPGA. Rozpatrywany zespół ma:
-osiem wejść niezależnych oraz cztery wejścia, będące wyjściami
przerzutnik w wyjściowych,
-osiem wyjść, z czego cztery są wyjściami przerzutników typu D,
synchronizowanych oddzielnym wejściem, cztery zaś - wyjściami
bramek AND-OR-NOT,
-wejście sterujące wyjściami przerzutników
Układy PAL (ang. Programmable Array Logic) były początkowo wykonywane wyłącznie jako układy bipolarne. Ich niska cena oraz duża szybkość działania sprawia, ze są nadal produkowane i stosowane.
Obecnie jednak coraz szerzej są stosowane układy PAL wykonane w technice CMOS. Nalezą do nich układy EPLD (ang. Erasable Programmable Logic Devices) kasowalne promieniowaniem ultrafioletowym, co wymaga wykonania w nich okienka kwarcowego. Analogicznie jak w pamięci EPROM matrycę w układach kasowalnych stanowią nie niszczone bezpowrotnie bezpieczniki lecz komórki z tranzystorami MOSFET. Podczas programowania w pod bramkami wybranych tranzystorów, w izolowanych kondensatorach gromadzi się ładunek który zapewnia długotrwałe przewodzenie danego tranzystora.
Zespoły GAL
Układy GAL (ang. Generic Array Logic) są nowoczesną odmianą układów PAL ,
wykonaną w technologii EECMOS (ang. Electrically Erasable CMOS). Moduły te są kasowane elektrycznie, dzięki czemu nie wymagają okienka kwarcowego, co obniża koszt ich wytwarzania.
Przewaga tej rodziny układów nad opracowaną przez AMD serią popularnych PAL-i wynika nie tylko z faktu reprogramowalnosci (wielokrotne wykorzystanie), ale także z bardziej uniwersalnej budowy wewnętrznej. Uniwersalność ta została uzyskana dzięki zastosowaniu na wyjściu układu zamiast standardowej bramki OR, komórki OLMC
(Output Logic Macro Cell). Dzięki zastosowaniu multiplekserów z programowanymi stanami sygnałów na wejściach adresowych, komórka OLMC może stać się jednym, z dowolnie wybranych, rodzajem wyjścia - może to być wyjście typu L (aktywny stan niski), H (aktywny stan wysoki), R (wyjście rejestrowe), dedykowane lub nie (może być wejściem lub wyjściem). To właśnie ta właściwość plus możliwość wielokrotnego
przeprogramowywania dały układom GAL dość silną pozycję wśród bardzo dużej, konkurencji.
Jak wszystkie układy wykonane w technice CMOS, charakteryzują się one ponadto niewielkim poborem prądu. Ich szybkość działania jest natomiast porównywalna z układami wykonanymi w technice bipolarnej. Najszybsze produkowane obecnie układy wykonane w technice EECMOS majţ czas propagacji ok.12 ns. Moduły GAL 16V8 firmy LATTICE, oprócz matrycy bramek logicznych, zawierają przerzutniki synchroniczne typu D oraz multipleksery.
Użytkownik chcący zastosować któryś z układów PLD , np. jako realizację funkcji której odpowiednika nie ma w standardowych bibliotekach układów CMOS lub TTL, musi najpierw taki układ zaprogramować.
Do programowania niezbędny jest bardzo drogi programator , bardzo drogie oprogramowanie , średniej klasy komputer oraz umiejętność programowania.
Zakładając że użytkownik posiada dany układ, komputer i ma jakiś dostęp do programatora (wybrańcy!!!!) barierą może być zaawansowane oprogramowanie (niedostępne na stadionie 10-lecia).
Ceny pakietów oprogramowania zwykle przekraczają 1000zł np.
powszechnie stosowany CUPL Total Designer kosztuje ok. 1600zł,
MACH XL ok. 1900zł . Tak więc stosowanie układów PLD może się opłacać firmom wytwarzającym układy prototypowe, lub ludziom z dooooobrymi znajomościami . Przeciętni amatorzy powinni się raczej skupić nad tablicami Karnaugh'a i zaopatrzyć w większą ilość siedemdziesiątek czwórek niż kupić układ za ok.100zł , program za 1600zł , szukać programatora i modlić się żeby się układ nie spalił !!!!!!!!