10 Cyfrowe Uklady Sekwencyjne Nieznany

C fr

Cyfrowe

układy

sekwen

sekwencyjne

cyjne

sekwen

sekwencyjne

cyjne

6 marca 2011

Wojciech Kucewicz

Układy sekwencyjne

Układy sekwencyjne to takie układy logiczne których stan

to takie układy logiczne których stan

Układy sekwencyjne

Układy sekwencyjne to takie układy logiczne, których stan

to takie układy logiczne, których stan

wyjść zależy nie tylko od aktualnego stanu wejść, lecz

również od poprzednich stanów wejść i wyjść.

Układy sekwencyjne pamiętają historię stanów systemu,

czyli posiadają pamięć.

6 marca 2011

Wojciech Kucewicz

Opis układów

sekwencyjnych

6 marca 2011

Wojciech Kucewicz

Opis układów sekwencyjnych

Do opisu funkcji sekwencyjnych stosowane są dwa modele układów:

automat Mealy’ego

f(S

))

= f(S

, X

))

automat Moore’a

= f(S

) ) Î

= g(X

))

6 marca 2011

Wojciech Kucewicz

Blok g jest blokiem pamięci, natomiast blok f jest układem

Blok g jest blokiem pamięci, natomiast blok f jest układem kombinacyjnym

kombinacyjnym

Wyrażenie automat oznacza model matematyczny układu sekwencyjnego

Opis układów sekwencyjnych

automat Mealy’ego

= f(S

, X

))

Blok g można rozdzielić na dwa bloki: rejestr u (zawierający elementy

pamięciowe) oraz układ kombinacyjny z

)

yj y

)

yj y

Schemat blokowy automatu Mealy’ego można przekształcić do postaci:

Blok kombinacyny

d l

k śl

d l

k śl

y y

Model automatu jest określony

przez zbiory X, S i F oraz funkcje g

i f

J ż li bi

X S F k ń

J ż li bi

X S F k ń

6 marca 2011

Wojciech Kucewicz

Rejestr

Jeżeli zbiory X, S, F są skończone to

tworzony automat jest skończony

FSM (ang. Finite State Machine)

Opis układów sekwencyjnych

Blok kombinacyjny

Działanie układu sekwencyjnego można opisać w

postaci przebiegów czasowych sygnałów na

postac przeb egów czasowych sygnałów na

wejściach X i wyjściach F.

Rejestr

Działanie układu sekwencyjnego można opisać w postaci grafu przejść

między definiowanymi stanami wewnętrznymi układu.

Dla określonych zbiorów X, F, S opisuje on funkcję g, czyli każdej parze

stanów obecnych (X,S) przyporządkowuje stan następny S

. Ponadto graf

przejść ilustruje funkcję wyjściową f.

i d iki f jść j t t bli

jść P i

ż f

i d iki f jść j t t bli

jść P i

ż f

Odpowiednikiem grafu przejść jest tablica przejść. Ponieważ graf i

tablica zawierają również stany wyjść, stosuje się określenie: graf

(tablica) przejść

(tablica) przejść--wyjść.

wyjść.

6 marca 2011

Wojciech Kucewicz

Konstrukcja grafów i tablic

Blok kombinacyjny

Wierzchołki grafu są oznaczone symbolami stanów

wewnętrznych S. Strzałki grafu są opisane przez

parę stanów (X F) Strzałka oznacza przejście z

parę stanów (X, F). Strzałka oznacza przejście z

jednego stanu wewnętrznego do innego (lub

utrzymanie tego samego) oraz utworzenie nowego

stanu

stanu wyjść F pod warunkiem wystąpienia podanego

wyjść F pod warunkiem wystąpienia podanego

Rejestr

y ąp

w opisie strzałki stanu X.

X2 F2

X F

X1 F2

X2 F2

S2 S1

S3 S2

S2,F2

S1,F2

S3 F3

S2 F2

X1 F3

X1 F2

S3 S2

S2 S1

Tablica przejść

Tablica wyjść

S3,F3

S2,F2

S1,F3

Tablica kompletna

6 marca 2011

Wojciech Kucewicz

X2 F3

Tablica przejść

Tablica wyjść

Tablica kompletna

Konstrukcja grafów i tablic

Blok kombinacyjny

Jeśli symbolicznym

Jeśli symbolicznym elementom

elementom przyporządkuje się

przyporządkuje się

stany O1 to otrzyma się tablice przejść w postaci

zakodowanej

zakodowanej.

np. X={0,1} S {00, 01, 10} F={10, 11, 01}

Rejestr

1,10

1 11

, 0

0,11

1,11

01,11

00,11

10 01

01 10

0,01

0,11

Tablica przejść

Tablica wyjść

10,01

01,10

01,11

00,01

Tablica kompletna

6 marca 2011

Wojciech Kucewicz

1,01

Tablica przejść

Tablica wyjść

Tablica kompletna

Układy sekwencyjne

Układ sekwencyjny składa się z logicznego

układu

kombinacyjnego

rejestru

, który zapamiętuje stan systemu.

Combinational

Logic Unit

Inputs

Outputs

Logic Unit

R i

Next State

Current State

Q D

Clock

6 marca 2011

Wojciech Kucewicz

Układy sekwencyjne

Ze względu na sposób funkcjonowania rozróżniamy:

synchroniczne

układy sekwencyjne

, które reagują na zmianę stanu wejściowego

t lk d k t

h h il h

h k śl

tylko w dyskretnych chwilach czasowych, określonych przez

okresowy sygnał zewnętrzny zwany sygnałem zegarowym. Sygnał ten

doprowadzony jest do rejestru (bloku pamięciowego).
Każdy kolejny stan wewnętrzny jest wytwarzany synchronicznie z

impulsami zegarowymi.

Combinational

Logic Unit

Inputs

Outputs

Q D

Next State

Current State

6 marca 2011

Wojciech Kucewicz

Q D

Clock

Układy sekwencyjne

Synchroniczny układ sekwencyjny

Cl k

Clock

Input

Output

Combinational

Logic Unit

Inputs

Outputs

Q D

Next State

Current State

6 marca 2011

Wojciech Kucewicz

Q D

Clock

Układy sekwencyjne

Ze względu na sposób funkcjonowania rozróżniamy:

asynchroniczne

układy sekwencyjne

, które reagują natychmiast na zmianę stanu

jś i

Ukł d h

j jś i

wejściowego. Układy asynchroniczne nie mają wejścia zegarowego

Combinational

Logic Unit

Inputs

Outputs

Q D

Next State

Current State

6 marca 2011

Wojciech Kucewicz

Q D

Układy sekwencyjne

Asynchroniczny układ sekwencyjny

Input

Current

Output

Combinational

Logic Unit

Inputs

Outputs

Q D

Next State

Current State

6 marca 2011

Wojciech Kucewicz

Q D

Układy sekwencyjne

Układy sekwencyjne mogą reagować w dwojaki sposób na sygnały

wejściowe:
Jeżeli układ reaguje na poziomy sygnałów wejściowych to taki układ

określa się jako

statyczny (wyzwalany poziomem)

Jeżeli układ reaguje na zmiany poziomów sygnałów wejsciowych to

taki układ nazywamy

dynamicznym (wyzwalany zboczem)

Combinational

Logic Unit

Inputs

Outputs

Q D

Next State

Current State

6 marca 2011

Wojciech Kucewicz

Q D

Cyfrowe układy sekwencyjne

Przerzutniki

6 marca 2011

Wojciech Kucewicz

Przerzutniki

Podstawowymi układami sekwencyjnymi są przerzutniki.
Symbolem graficznym przerzutnika jest prostokąt posiadający

Symbolem graficznym przerzutnika jest prostokąt posiadający

wejścia informacyjne (np. S, R, J, K, D, T) i sterujące (CLK) oraz

wyjścia stanowiące komplementarną parę (Q i Q’).

T Q’

D Q’

R Q’

J Q’

Clk Q

Res

Clk Q

Res

S Q

Res

Clk

K Q

Res

Clk

Istnieją cztery zasadnicze typy przerzutników:

SR,

SR, JK, T, D

JK, T, D

6 marca 2011

Wojciech Kucewicz

Definicje przerzutników opisuje norma IEC 617

Definicje przerzutników opisuje norma IEC 617 -- 12

Rodzaje przerzutników

Przerzutniki

Asynchroniczne

Synchroniczne

Wyzwalane

poziomem sygnału

Wyzwalane

zboczem sygnału

Wyzwalane

poz. wysokim

Wyzwalane

poz. niskim

Wyzwalane

zboczem dodatn.

Wyzwalane

zboczem ujemn.

6 marca 2011

Wojciech Kucewicz

Rodzaje przerzutników

Przerzutniki

Z t

ki (SR)

Z t

ki (SR)

Asynchroniczne

Synchroniczne

Zatrzaski (SR)

Z t

t iki

Wyzwalane

poziomem sygnału

Wyzwalane

zboczem sygnału

Zatrzaski

Bramkowane (SR, D)

Przerzutniki

flip

flip--flop

flop(SR, D, JK, T)

(SR, D, JK, T)

Wyzwalane

poz. wysokim

Wyzwalane

poz. niskim

Wyzwalane

zboczem dodatn.

Wyzwalane

zboczem ujemn.

6 marca 2011

Wojciech Kucewicz

Przerzutnik synchroniczny wyzwalany poziomem

wysokim

Przerzutnik synchroniczny wyzwalany poziomem

wysokim

Sygnał wejściowy może zmieniać stan wyjścia tylko przy wysokim poziomie sygnału

zegarowego (transparent

zegarowego (transparent mode

mode). Przy niskim poziomie sygnału zegarowego stan

). Przy niskim poziomie sygnału zegarowego stan

wyjścia pozostaje bez zmian (

wyjścia pozostaje bez zmian (hold

hold mode

mode))

(

))

D Q’

Clk Q

Res

Przerzutnik synchroniczny wyzwalany poziomem wysokim

Clock

6 marca 2011

Wojciech Kucewicz

Przerzutnik synchroniczny wyzwalany poziomem

niskim

Przerzutnik synchroniczny wyzwalany poziomem

niskim

Sygnał wejściowy może zmieniać stan wyjścia tylko przy niskim poziomie sygnału

zegarowego (transparent

zegarowego (transparent mode

mode). Przy wysokim poziomie sygnału zegarowego stan

). Przy wysokim poziomie sygnału zegarowego stan

wyjścia pozostaje bez zmian (

wyjścia pozostaje bez zmian (hold

hold mode

mode))

wyjśc a pozostaje bez zm an (

wyjśc a pozostaje bez zm an (hold

hold mode

mode))

D Q’

Clk Q

Przerzutnik synchroniczny wyzwalany poziomem niskim

Clk Q

Res

Przerzutnik synchroniczny wyzwalany poziomem niskim

Clock

O t t

6 marca 2011

Wojciech Kucewicz

Output

Przerzutnik synchroniczny wyzwalany

zboczem dodatnim sygnału zegarowego

Przerzutnik synchroniczny wyzwalany

zboczem dodatnim sygnału zegarowego

Sygnał wejściowy może zmieniać stan wyjścia tylko przy przejściu sygnału zegarowego

ze stanu 0 do 1.

M st

Master

Slave

Przerzutnik synchroniczny wyzwalany zboczem dodatnim

Clock

6 marca 2011

Wojciech Kucewicz

Output

Przerzutnik synchroniczny wyzwalany

zboczem ujemnym sygnału zegarowego

Przerzutnik synchroniczny wyzwalany

zboczem ujemnym sygnału zegarowego

Sygnał wejściowy może zmieniać stan wyjścia tylko przy przejściu sygnału zegarowego

ze stanu 1 do 0.

M st

Master

Slave

Przerzutnik synchroniczny wyzwalany zboczem ujemnym

Clock

6 marca 2011

Wojciech Kucewicz

Output

Parametry

t ikó

przerzutników

6 marca 2011

Wojciech Kucewicz

Parametry przerzutników

Zmiana stanu przerzutnika następuje zawsze z pewnym opóźnieniem

względem chwili osiągnięcia wartości progowej napięcia przez zbocze impulsu

inicjującego zmianę stanu

inicjującego zmianę stanu.

Dlatego

Dlatego definiuje się parametry dynamiczne przerzutnika:

definiuje się parametry dynamiczne przerzutnika:

•• czas propagacji sygnałów od wejścia zegarowego do wyjść Q i

czas propagacji sygnałów od wejścia zegarowego do wyjść Q i

nQ,,

•• czasy propagacji sygnałów od wejść asynchronicznych do wyjść

czasy propagacji sygnałów od wejść asynchronicznych do wyjść

Q i

Q i nQ

nQ,,

•• czas ustalania

czas ustalania tt

(setup time)

•• czas przetrzymywania

czas przetrzymywania tt

((hold

hold time)

time)

i i l i

k śl

łó

i i l i

k śl

łó

•• minimalny czas trwania określonych sygnałów

minimalny czas trwania określonych sygnałów tt

•• maksymalna częstotliwość przebiegu synchronizującego

maksymalna częstotliwość przebiegu synchronizującego

6 marca 2011

Wojciech Kucewicz

Parametry przerzutników

50%

Clk

k ó

50%

Czas ustalania

Czas ustalania tt

jest to minimalny czas , w którym sygnał wejściowy musi być obecny

na wejściach informacyjnych (synchronizowanych) przerzutnika przed nadejściem

wyzwalającego zbocza impulsu

Czas przetrzymywania

Czas przetrzymywania tt

jest to minimalny czas, w którym sygnał wejściowy musi

pozostać na wejściu informacyjnym po wystąpieniu wyzwalającego zbocza sygnału

zegara

6 marca 2011

Wojciech Kucewicz

Minimalny czas trwania sygnału

Minimalny czas trwania sygnału tt

jest to czas, w którym sygnał nie zmienia swego

stanu

Zatrzask

6 marca 2011

Wojciech Kucewicz

Zatrzask SR

nnQ

Not

Not used

used

Not

Not used

used

Zatrzask SR

Zatrzask SR ma dwa wejścia: S (set

ma dwa wejścia: S (set--ustawianie), R (reset

ustawianie), R (reset-- zerowanie).

zerowanie).

Gdy wejście S = 0 i R = 1 wówczas na wyjściu Q jest stan 0

Gdy wejście S = 1 i R = 0 wówczas na wyjściu Q jest stan 1

Gdy wejście S = 0 i R = 0 wówczas na wyjściu Q utrzymany jest stan poprzedni

6 marca 2011

Wojciech Kucewicz

y j

p p

y j

p p

Stany logiczne S = 1 i R = 1 są zabronione ze względu na sprzeczność w opisie wyjść

Zatrzask SR

nnQ

Not

Not used

used

Not

Not used

used

Zatrzask SR

Not used

6 marca 2011

Wojciech Kucewicz

Not used

Stan wysoki wyjścia Q jest utrzymywany do zresetowania przerzutnika

Zatrzask SR

t+ττ

nnQ

Not

Not used

used

Not

Not used

used

Not

Not used

used

Not

Not used

used

= SR’ +

= SR’ + R’Q

R’Q =R’(S + Q)

=R’(S + Q)

= S + QR’

Przy założeniu, że SR=0 Î Q

= R’S + RS + R’Q

6 marca 2011

Wojciech Kucewicz

= S + QR

Zastosowanie zatrzasku SR

nnQ

Clock

Generator sygnałów zegarowych do rejestru przesuwnego

Clock

nnΦ

6 marca 2011

Wojciech Kucewicz

nnΦ

Zatrzask SR

nnQ

Not

Not used

used

Not

Not used

used

Przerzutnik

Przerzutnik SR

SR ma dwa wejścia: S (set

ma dwa wejścia: S (set--ustawianie), R (reset

ustawianie), R (reset-- zerowanie).

zerowanie).

Gdy wejście S = 0 i R = 1 wówczas na wyjściu Q jest stan 0

Gdy wejście S = 1 i R = 0 wówczas na wyjściu Q jest stan 1

6 marca 2011

Wojciech Kucewicz

Gdy wejście S = 0 i R = 0 wówczas na wyjściu Q utrzymany jest stan poprzedni

Gdy wejście S = 1 i R = 0 wówczas na wyjściu Q jest stan 1

Zatrzask SR

Zatrzask SR bramkowany

bramkowany

Zatrzask SR

Zatrzask SR bramkowany

bramkowany

S’

Clock

R’

Dla synchronizacji przełączania przerzutnika stosuje się dodatkowe wejście

synchronizujące (

synchronizujące (Clock

Clock).

Jeżeli sygnał zegarowy jest w stanie 0 to bez względu na stan wejść R i S oba wejścia

przerzutnika S’ i R’ są w stanie 1, czyli wyjścia Q i

przerzutnika S’ i R’ są w stanie 1, czyli wyjścia Q i nQ

nQ nie zmieniają stanu.

nie zmieniają stanu.

Jeżeli sygnał zegarowy jest w stanie 1 to stany wejść R i S są na wejściach

6 marca 2011

Wojciech Kucewicz

y j

przerzutnika S’ i R’ zaprzeczone

przerzutnika S’ i R’ zaprzeczone -- przerzutnik może zmieniać stany wyjść Q i

przerzutnik może zmieniać stany wyjść Q i nQ

Stan R = S = 1 jest zabroniony.

Zatrzask SR

Zatrzask SR bramkowany

bramkowany

Zatrzask SR

Zatrzask SR bramkowany

bramkowany

Clock

S Q

R Q’

Dla synchronizacji przełączania przerzutnika stosuje się dodatkowe wejście

synchronizujące (

synchronizujące (Clock

Clock).

Jeżeli sygnał zegarowy jest w stanie 0 to bez względu na stan wejść R i S oba wejścia

przerzutnika S’ i R’ są w stanie 1, czyli wyjścia Q i

przerzutnika S’ i R’ są w stanie 1, czyli wyjścia Q i nQ

nQ nie zmieniają stanu.

nie zmieniają stanu.

Jeżeli sygnał zegarowy jest w stanie 1 to stany wejść R i S są na wejściach

6 marca 2011

Wojciech Kucewicz

y j

przerzutnika S’ i R’ zaprzeczone

przerzutnika S’ i R’ zaprzeczone -- przerzutnik może zmieniać stany wyjść Q i

przerzutnik może zmieniać stany wyjść Q i nQ

Stan R = S = 1 jest zabroniony.

Zatrzask SR

Zatrzask SR bramkowany

bramkowany

Zatrzask SR

Zatrzask SR bramkowany

bramkowany

CLK

nnQ

Clock

Przerzutnik SR

Clock

6 marca 2011

Wojciech Kucewicz

Not used

Zatrzask SR

Zatrzask SR bramkowany

bramkowany

Zatrzask SR

Zatrzask SR bramkowany

bramkowany

CLK

nnQ

Cl k

S Q

Clock

S Q

R Q’

Clock

S Q

R Q’

Clk

R Q’

= C(S + QR’) +

= C(S + QR’) +C’Q

C’Q

6 marca 2011

Wojciech Kucewicz

SR Clocked Latch

Clocked Latch

SR Clocked Latch

Clocked Latch

CLK

notQ

eset

CLK

Only 8 transistors

The output can only change state while the CLK input is a logic 1.

6 marca 2011

Wojciech Kucewicz

When CLK is a logic 0, the S and R inputs will have no effect.

Przerzutnik SR wyzwalany zboczem

opadającym

Przerzutnik SR wyzwalany zboczem

opadającym

Slave

Master

Przerzutnik SR flip-flop zbudowany jest z dwóch bramkowanych zatrzasków SR,

które są sterowane przez komplementarne stany sygnału zegarowego Clock

Clock

które są sterowane przez komplementarne stany sygnału zegarowego Clock

Clock.

Pierwszy zatrzask od strony wejścia nosi nazwę Master

Master, a drugi Slave

Slave.

Jeżeli zatrzask Master jest w stanie aktywnym (transparent mode) to zatrzask Slave

jest nieaktywny (hold mode) i odwrotnie.

T li j i

i i

l i

6 marca 2011

Wojciech Kucewicz

Ten stan realizuje się poprzez odwracanie na inwerterze stanu logicznego zegara

jednego z zatrzasków.

Przerzutnik SR wyzwalany zboczem

opadającym

Przerzutnik SR wyzwalany zboczem

opadającym

Slave

Master

Przerzutnik SR

Clock

6 marca 2011

Wojciech Kucewicz

Not usedNot usedNot usedNot used

Przerzutnik SR wyzwalany zboczem

narastającym

Przerzutnik SR wyzwalany zboczem

narastającym

Slave

Master

S Q

R Q’

Clk

S Q

R Q’

Clk

Clock

ś d d

k R

Jeżeli sygnał zegarowy jest bezpośrednio podawany na zatrzask SR

Master, a zanegowany na zatrzask Slave to przerzutnik wyzwalany jest

przerzutnik wyzwalany jest

zboczem opadającym

zboczem opadającym.
Jeżeli sygnał zegarowy podawany na zatrzask SR Master jest zanegowany

6 marca 2011

Wojciech Kucewicz

Jeżeli sygnał zegarowy podawany na zatrzask SR Master jest zanegowany,

a na zatrzask Slave niezanegowany to przerzutnik wyzwalany jest

przerzutnik wyzwalany jest

zboczem narastającym

zboczem narastającym.

Przerzutnik

6 marca 2011

Wojciech Kucewicz

Przerzutnik JK

Przerzutnik typu JK

Przerzutnik typu JK ma wejścia informacyjne (J i K), zegarowe (C), wyjście proste

ma wejścia informacyjne (J i K), zegarowe (C), wyjście proste

(Q) i j

j ( i Q)

ż t ż i ć jś i k

(

t t ) (R) i t i j

(Q) i j

j ( i Q)

ż t ż i ć jś i k

(

t t ) (R) i t i j

(Q) i jego negację (nie Q), może też mieć wejście kasujące (restartu) (R) i ustawiające

(S).

Przerzutnik jest przerzutnikiem synchronicznym, co oznacza, że zmienia stan przy

zmianie stanu wejścia zegarowego z niskiego na wysoki (0 na 1)

zmianie stanu wejścia zegarowego z niskiego na wysoki (0 na 1)--wyzwalanie zboczem

wyzwalanie zboczem

zm an stanu w jśc a z garow go z n s

go na wyso ( na )

zm an stanu w jśc a z garow go z n s

go na wyso ( na ) wyzwa an z ocz m

wyzwa an z ocz m

narastającym lub przy zmianie stanu wejścia zegarowego z wysokiego na niski (1 na 0)

narastającym lub przy zmianie stanu wejścia zegarowego z wysokiego na niski (1 na 0)--

wyzwalanie zboczem opadającym .

Nazwa przerzutnika JK pochodzi od imienia i nazwiska Jacka

Nazwa przerzutnika JK pochodzi od imienia i nazwiska Jacka Kilby

Kilby, inżyniera

, inżyniera

amerykańskiego wynalazcy układów scalonych

amerykańskiego, wynalazcy układów scalonych.

J Q’

Set

K Q

Res

Clk

6 marca 2011

Wojciech Kucewicz

Przerzutnik JK

Clock

Przerzutnik JK jest zaprojektowany w taki sposób, że nie ma stanów zabronionych

nie ma stanów zabronionych.

Wejściowe bramki NAND są 3 wejściowe. Na dodatkowe wejścia doprowadzony jest

sygnał z wyjść Q i nQ. Ponieważ wyjścia Q i nQ mają zawsze różne stany, więc

niemożliwe jest wystąpienie na obu bramkach wejściowych samych 1 (stan

6 marca 2011

Wojciech Kucewicz

niemożliwe jest wystąpienie na obu bramkach wejściowych samych 1 (stan

zabroniony).

Wejścia informacyjne

J i K

, odpowiadają wejściom

S i R

przerzutnika SR.

Przerzutnik JK

S Q

Clock

S Q

R Q’

S Q

R Q’

Clock

S Q

R Q’

S Q

R Q’

Clock

S Q

R Q’

S Q

R Q’

Clock

S Q

R Q’

S Q

R Q’

Clock

S Q

R Q’

S Q

R Q’

Clock

S Q

R Q’

S Q

R Q’

Clock

S Q

R Q’

S Q

R Q’

Przerzutnik JK

Clock

6 marca 2011

Wojciech Kucewicz

Przerzutnik JK

JJJJJ

Clock

S Q

R Q’

S Q

R Q’

Clock

S Q

R Q’

S Q

R Q’

Clock

S Q

R Q’

S Q

R Q’

Clock

S Q

R Q’

S Q

R Q’

Clock

S Q

R Q’

S Q

R Q’

nnQ

W przypadku jednoczesnego podania sygnałów 1

na wejścia J i K, jego stan będzie się zmieniał po

każdym impulsie zegara.

6 marca 2011

Wojciech Kucewicz

Przerzutnik JK

Funkcję realizowaną przez przerzutnik JK można wyznaczyć z tablicy

Funkcję realizowaną przez przerzutnik JK można wyznaczyć z tablicy Karnaugh

Karnaugh

n+1

== Q’

Q’

+ Q

K’

6 marca 2011

Wojciech Kucewicz

Przerzutnik

6 marca 2011

Wojciech Kucewicz

Zatrzask bramkowany D

Aby wyeliminować stan zabroniony (R=1, S=1) synchronicznego

przerzutnika

przerzutnika SR

SR można na wejście wprowadzić dodatkowy inwerter zapewniający

można na wejście wprowadzić dodatkowy inwerter zapewniający

un k R S’

warunek R = S .

Taki przerzutnik ma jedno wejście i nazywany jest synchronicznym

przerzutnikiem typu D lub zatrzaskiem D bramkowanym.

CLK

nnQ

Clock

6 marca 2011

Wojciech Kucewicz

Zatrzask bramkowany D

CLK

nnQ

Clock

Przerzutnik D

Stan wejścia D jest przenoszony na wyjście tylko przy wysokim (1) stanie zegara

Clock

6 marca 2011

Wojciech Kucewicz

Zatrzask bramkowany D

Przerzutnik D

realizuje funkcję przepisywania informacji z wejścia D na wyjście

z opóźnieniem jednego impulsu taktującego. Nazwa pochodzi od angielskiego słowa

Delay = opóźnienie

Delay opóźnienie

Funkcję realizowaną przez przerzutnik D można wyznaczyć tablicy

Funkcję realizowaną przez przerzutnik D można wyznaczyć tablicy Karnaugh

Karnaugh::

n+1

= D

6 marca 2011

Wojciech Kucewicz

Zatrzask bramkowany D

Górna

Górna bramka NAND daje na wyjściu zanegowany sygnał

bramka NAND daje na wyjściu zanegowany sygnał D.

Wobec

Wobec tego schemat układu przerzutnika D można uprościć zastępując inwerter

tego schemat układu przerzutnika D można uprościć zastępując inwerter

ęp ją

połączeniem wyjścia tej bramki z jednym z wejść bramki

połączeniem wyjścia tej bramki z jednym z wejść bramki dolnej

dolnej..

D’

≡≡

Clock

6 marca 2011

Wojciech Kucewicz

Przerzutnik D wyzwalany zboczem impulsu

Przerzutnik D wyzwalany zboczem można zrealizować łącząc szeregowo dwa

przerzutniki D typu zatrzask sterowane dopełniającymi się sygnałami zegarowymi.

Gdy sygnał zegarowy jest w stanie 1 stan wejścia D jest przenoszony na wyjście

przerzutnika Master, a przy przejściu zegara ze stanu 1 na 0 sygnał jest przeniesiony

na wyjście Q. Przerzutnik jest wyzwalany zboczem opadającym.

Master

Slave

6 marca 2011

Wojciech Kucewicz

Przerzutnik D wyzwalany zboczem

impulsu

Przerzutnik D wyzwalany zboczem

impulsu

Master

Slave

Przerzutnik D

Clock

6 marca 2011

Wojciech Kucewicz

Przerzutnik D wyzwalany zboczem

impulsu

Przerzutnik D wyzwalany zboczem

impulsu

Aby przerzutnik był wyzwalany zboczem narastającym należy odwrócić fazę zegara.

6 marca 2011

Wojciech Kucewicz

The D Flip

The D Flip--flop (Edge Trigged Latch)

flop (Edge Trigged Latch)

The D Flip

The D Flip--flop (Edge Trigged Latch)

flop (Edge Trigged Latch)

notQ

ata

eset

lock

D flipD flip-

-flo
p

flo

Reset

Data

notQ

6 marca 2011

Wojciech Kucewicz

Clock

Reset

The D Flip

The D Flip--flop (Edge Trigged Latch)

flop (Edge Trigged Latch)

The D Flip

The D Flip--flop (Edge Trigged Latch)

flop (Edge Trigged Latch)

notQ

ata

eset

lock

D flipD flip-

-flo
p

flo

Reset

Data

notQ

6 marca 2011

Wojciech Kucewicz

Clock

Reset

Przerzutnik T

6 marca 2011

Wojciech Kucewicz

T Flip

Flip--flop

flop

T Flip

Flip--flop

flop

11111

T (Clk)

S Q

R Q’

S Q

R Q’

T (Clk)

S Q

R Q’

S Q

R Q’

T (Clk)

S Q

R Q’

S Q

R Q’

T (Clk)

S Q

R Q’

S Q

R Q’

T (Clk)

S Q

R Q’

S Q

R Q’

R Q

t ik T

Przerzutnik T

Clock

6 marca 2011

Wojciech Kucewicz

Liczniki

6 marca 2011

Wojciech Kucewicz

Licznik

Liczniki są sekwencyjnymi układami cyfrowymi, które zliczają impulsy podane

na ich wejście.

Budowane są z n przerzutników synchronicznych odpowiedni ze sobą

połączonych.

W licznikach dwójkowych

W licznikach dwójkowych n oznacza liczbę bitów licznika

n oznacza liczbę bitów licznika, czyli liczbę

, czyli liczbę

znaków w liczbie binarnej reprezentującej stan licznika

znaków w liczbie binarnej, reprezentującej stan licznika.

Liczbę stanów przyjmowanych przez licznik w jednym pełnym cyklu nazywa

się

się długością cyklu

długością cyklu (pojemnością licznika)

(pojemnością licznika)

się

się długością cyklu

długością cyklu (pojemnością licznika).

(pojemnością licznika).

Jeśli licznik ma p różnych stanów, przez które przechodzi cyklicznie, to

określa się go jako

określa się go jako licznik modulo p

licznik modulo p..

6 marca 2011

Wojciech Kucewicz

określa się go jako

określa się go jako licznik modulo p

licznik modulo p..

Licznik

Ze względu na długość cyklu liczniki możemy podzielić na:

liczniki o stałej długości cyklu

liczniki o programowalnej długości cyklu

Jeżeli kolejne liczby reprezentujące stan licznika wzrastają w trakcie

liczenia impulsów to takie liczniki nazywamy

liczenia impulsów to takie liczniki nazywamy licznikami zliczającymi w przód

licznikami zliczającymi w przód

W przeciwnym razie gdy stany licznika maleją nazywamy je

W przeciwnym razie gdy stany licznika maleją nazywamy je licznikami

licznikami

W przeciwnym razie, gdy stany licznika maleją, nazywamy je

W przeciwnym razie, gdy stany licznika maleją, nazywamy je licznikami

licznikami

zliczającymi wstecz

zliczającymi wstecz.

Liczniki mogące zliczać w przód i wstecz nazywa się

Liczniki mogące zliczać w przód i wstecz nazywa się licznikami

licznikami

dwukierunkowymi

dwukierunkowymi lub

lub rewersyjnymi

rewersyjnymi

dwukierunkowymi

dwukierunkowymi lub

lub rewersyjnymi

rewersyjnymi..

6 marca 2011

Wojciech Kucewicz

Licznik

Jednym z

Jednym z kryterów

kryterów podziału liczników może być sposób oddziaływania

podziału liczników może być sposób oddziaływania

impulsów zliczanych na stan przerzutników licznika. Liczniki wg tej

klasyfikacji dzielimy na:

synchroniczne,

asynchroniczne,

asynchroniczno

asynchroniczno--synchroniczne.

synchroniczne.

W liczniku synchronicznym impulsy zliczane

W liczniku synchronicznym impulsy zliczane sa

sa podawane na wejścia

podawane na wejścia

W liczniku synchronicznym impulsy zliczane

W liczniku synchronicznym impulsy zliczane sa

sa podawane na wejścia

podawane na wejścia

zegarowe wszystkich przerzutników.

W liczniku asynchronicznym oraz asynchroniczno

W liczniku asynchronicznym oraz asynchroniczno--synchronicznym impulsy

synchronicznym impulsy

zliczane podaje się tylko na jedno lub niektóre z wejść zegarowych

przerzutników licznika.

6 marca 2011

Wojciech Kucewicz

Licznik

Liczniki charakteryzuje się w oparciu o następujące parametry:

szybkość działania,

czas ustalania zawartości licznika

Szybkość działania określa się przez podanie maksymalnej dopuszczalnej

częstotliwości

częstotliwości ff

impulsów zliczanych

częstotliwości

częstotliwości ff

max

impulsów zliczanych.

Czas ustalania zawartości licznika jest to czas w którym nastąpią zmiany

stanów wszystkich przerzutników ( maksymalnie jest to suma czasów

propagacji wszystkich przerzutników).

propagacj wszyst ch prz rzutn ów).

W licznikach synchronicznych wejścia zegarowe wszystkich przerzutników są

połączone, co zapewnia jednoczesność zmian stanów przerzutników.

Sposób działania tych liczników zależy od realizacji funkcji przełączających

dla wejść informacyjnych.

Rozróżnia się:

(

ll l

))

6 marca 2011

Wojciech Kucewicz

liczniki synchroniczne z przeniesienia równoległymi (

liczniki synchroniczne z przeniesienia równoległymi (parallel

parallel carry

carry))

liczniki synchroniczne z przeniesieniami szeregowymi (

liczniki synchroniczne z przeniesieniami szeregowymi (ripple

ripple carry

carry))

Liczniki

asynchroniczne

6 marca 2011

Wojciech Kucewicz

Licznik asynchroniczny z przerzutników JK

Asynchroniczny licznik binarny można

zrealizować przy pomocy

przerzutników JK tworząc łańcuch

przerzutników JK, tworząc łańcuch

szeregowy w którym wejście zegarowe

każdego

każdego przerzutnika jest połączone z

przerzutnika jest połączone z

wyjściem Q poprzedniego.

J Q’

Clk

J Q’

Clk

J Q’

Clk

CLK

Clock

Clock X0

Wejścia J=K=1, czyli licznik jest w

stanie

stanie nQ

K Q

Res

K Q

Res

K Q

Res

Clock

Clock X0

Clk

0 1

1 0

0 1

1 0

0 1

1 0

0 1

1 0

0 00

1 1 11

0 0 00

1 11

6 marca 2011

Wojciech Kucewicz

0 00

1 1

Licznik asynchroniczny z przerzutników JK

Licznik jest równocześnie dzielnikiem

częstotliwości.

Częstotliwość na wyjściu kolejnego

przerzutnika jest dwukrotnie niższa

niż na wyjściu poprzedzającego

przerzutnika

J Q’

Clk

J Q’

Clk

J Q’

Clk

CLK

K Q

Res

K Q

Res

K Q

Res

Clk

= f

= f/2

0 1 0 1 0 1 0 1 0

= f/2

= f/4

= f/8

0 1 0 1 0 1 0 1 0
0 0

1 1

0 0

1 1

0 0

1 1

6 marca 2011

Wojciech Kucewicz

= f/8

Licznik asynchroniczny z przerzutników JK

Obserwując stany wyjść

Obserwując stany wyjść nQ

nQ możemy

możemy

zrealizować licznik zliczający wstecz

J Q’

Clk

J Q’

Clk

J Q’

Clk

CLK

Clock

Clock X0

K Q

Res

K Q

Res

K Q

Res

Clock

Clock X0

Clk

1 0 1 0 1 0 1 0 1

1 1 0 0 1 1 0 0 1

6 marca 2011

Wojciech Kucewicz

1 1 1 1 0 0 0 0 1

Licznik asynchroniczny z przerzutników D

Asynchroniczny licznik dwójkowy można zrealizować tworząc

szeregowy łańcuch przerzutników D przy czym każdy ma

D Q’

Clk

R s

CLK

szeregowy łańcuch przerzutników D, przy czym każdy ma

wyjście

wyjście nQ

nQ połączone z wejściem D oraz wyjście Q jednego

połączone z wejściem D oraz wyjście Q jednego

jest połączone z wejściem CLK następnego.

Res

Licznik asynchroniczny

Clock

6 marca 2011

Wojciech Kucewicz

Licznik asynchroniczny

Clock

Przerzutnik D przełącza się przy

opadającym zboczu sygnału na wejściu

zegarowym

6 marca 2011

Wojciech Kucewicz

Licznik asynchroniczny liczący w przód

Clk

Res

0 1

1 0

0 1

1 0

0 1

1 0

0 1

1 0

0 1 0 1

1 0 1 0 1 0 1 0

0 1 0 1 0

0 00 1 1 11 0

0 00 1 1 11 0 0 00 1 1 11

0 0 00

1 1 11

0 00 00 00 1

1 11 11 11 0

0 00 00 00

1 11

11 11

6 marca 2011

Wojciech Kucewicz

0 00 00 00 1

1 11 11 11 0

0 00 00 00

1 11

11 11

0 00 00 00 00

00 00 00 1

1 11

11 11

Licznik asynchroniczny liczący wstecz

Aby licznik złożony z

przerzutników D zliczał

wstecz wystarczy

podłączyć wyjścia do

zanegowanych wyjść

przerzutników

Clk

Res

1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1
1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1

6 marca 2011

Wojciech Kucewicz

1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1

Licznik asynchroniczny modulo n

Licznik złożony z n przerzutników

liczy od 0 do 2

–– 1. Aby uzyskać

1. Aby uzyskać

inny zakres licznika należy

zastosować sprzężenie zwrotne,

resetujące licznik po wymaganej

ilości stanów. Np. Można

b d

ć li

ik d i i t

b d

ć li

ik d i i t

D Q’

Clk

Res

CLK

D Q’

Clk

Res

D Q’

Clk

Res

D Q’

Clk

Res

Res

zbudować licznik dziesiętny.

Zanim licznik zostanie

wyzerowany pojawia się kawałek

następnego

następnego -- 10 impulsu.

10 impulsu.

Res

następnego

następnego 10 impulsu.

10 impulsu.

Clk

0 1 2 3 4 5 6 7 8 9 10

6 marca 2011

Wojciech Kucewicz

Licznik asynchroniczny modulo n

Problem można rozwiązać

stosując na wyjściu resetującym

ją

ją ym

ją

ją ym

przerzutnik, który zresetuje

liczniki dopiero przy opadającym

zboczu zegara

Clk

1 4 6

0 1 2 3 4 5 6 7 8 9 0

6 marca 2011

Wojciech Kucewicz

Liczniki

synchroniczne

Liczniki

synchroniczne

6 marca 2011

Wojciech Kucewicz

Liczniki synchroniczne

Liczniki synchroniczne charakteryzują się tym, że zliczane impulsy są

p d

n ró n cz śni n sz stki jści z

p d

n ró n cz śni n sz stki jści z

Clk

Clk prz rzutnikó

prz rzutnikó

podawane równocześnie na wszystkie wejścia zegarowe

podawane równocześnie na wszystkie wejścia zegarowe Clk

Clk przerzutników.

przerzutników.

D nQ

Clk Q

D nQ

Clk Q

D nQ

Clk Q

D nQ

Clk Q

Clk

Clk Q

Reset

Clk Q

6 marca 2011

Wojciech Kucewicz

Licznik pierścieniowy

D nQ

Clk

Clk Q

Reset

Clk Q

Clk

Licznik pierścieniowy (ring

Licznik pierścieniowy (ring counter

counter) jest licznikiem synchronicznym

) jest licznikiem synchronicznym

Licznik pierścieniowy (ring

Licznik pierścieniowy (ring counter

counter) jest licznikiem synchronicznym.

) jest licznikiem synchronicznym.

Powstaje w wyniku utworzenia rejestru przesuwnego, w którym wyjście Q

ostatniego przerzutnika jest połączone z wejście D pierwszego

przerzutnika.

przerzutn ka.

Jeżeli w rejestrze zostanie wpisany stan początkowy np. 1000 to będzie on

w kolejnych cyklach zegarowych przesuwany wzdłuż rejestru.

6 marca 2011

Wojciech Kucewicz

j y

Licznik pierścieniowy

D nQ

Na każdym wyjściu licznika

pierścieniowego jest generowany

w różnym czasie tylko jeden

1100

Clk

Clk Q

Reset

Clk Q

impuls (1) o czasie trwania

równym okresowi sygnału

zegarowego.

Te impulsy mogą być

Clk

Te impulsy mogą być

wykorzystane do sterowania np.

wewnętrznych bloków komputera.

Res

6 marca 2011

Wojciech Kucewicz

Licznik Johnsona (pseudopierścieniowy)

D nQ

Clk

Clk Q

Reset

Clk Q

Clk

Licznik Johnsona jest specyficznym licznikiem synchronicznym, realizowanym przy

użyciu rejestru przesuwnego.

Cechą charakterystyczną licznika Johnsona jest użycie n przerzutników połączonych w

kaskadę i połączenia wyjścia

kaskadę i połączenia wyjścia nQ

nQ (przeciwnie niż w liczniku pierścieniowym) ostatniego

(przeciwnie niż w liczniku pierścieniowym) ostatniego

przerzutnika z wejściem D pierwszego przerzutnika. Pozostałe wyjścia są połączone z

wejściami następnych przerzutników

wejściami następnych przerzutników.

6 marca 2011

Wojciech Kucewicz

Licznik Johnsona (pseudopierścieniowy)

D nQ

Impulsy zegarowe wpisują kolejne

jedynki do chwili, gdy rejestr

uzyska stan 1111.

Od t j h ili jś i

110011

D nQ

Clk Q

Reset

D nQ

Clk Q

D nQ

Clk Q

D nQ

Clk Q

Od tej chwili na wejściu

pierwszego przerzutnika pojawia

się stan 0 i następne impulsy

wyzwalające powodują kolejne

Clk

wyzwalające powodują kolejne

zerowanie przerzutników. Po

wypełnieniu rejestru zerami cykl

powtarza się.

Clk

Res

1 2 3 4 1 2 3 4

6 marca 2011

Wojciech Kucewicz

Licznik Johnsona (pseudopierścieniowy)

D nQ

Clk Q

Reset

D nQ

Clk Q

D nQ

Clk Q

D nQ

Clk Q

Clk

Bardzo istotną cechą licznika Johnsona jest to, że

zbocze każdego kolejnego impulsu zegara powoduje

lk d

k l

lk d

k l

przełączenie tylko jednego przerzutnika. Jeżeli

następuje zmiana stanu licznika na następny to opóźnienie

w przerzutnikach nie spowoduje przejściowego

wystąpienia innej kombinacji, jak mogłoby się zdarzyć,

gdyby więcej niż jedno wyjście zmieniało swój stan przy

przejściu od jednego stanu wyjściowego do następnego.

Licznik Johnsona jest licznikiem synchronicznym z

i i i i ó

l ł i i

i i i i ó

l ł i i

6 marca 2011

Wojciech Kucewicz

przeniesieniami równoległymi, nie wymagający stosowania

żadnych dodatkowych funkcji przełączających na

wejściach programujących przerzutników.

Licznik

synchroniczny JK

Licznik

synchroniczny JK

6 marca 2011

Wojciech Kucewicz

Licznik synchroniczny JK

Aby zapewnić synchroniczne działanie licznika, tj. uzyskać

równocześnie zmiany stanów na wszystkich wyjściach, wszystkie

b ć d

przerzutniki muszą być jednocześnie przełączane sygnałem

zegarowym.

6 marca 2011

Wojciech Kucewicz

Budowa licznika polega na określeniu funkcji logicznych, które powinny być realizowane

na wejściach każdego przerzutnika.

Licznik synchroniczny JK

Zadanie:

Zbudować 3

Zbudować 3--bitowy licznik synchroniczny z przerzutników JK

bitowy licznik synchroniczny z przerzutników JK

6 marca 2011

Wojciech Kucewicz

Licznik synchroniczny JK

1. Na

1. Na wyjściach przerzutników powinna być realizowana sekwencja

wyjściach przerzutników powinna być realizowana sekwencja

wartości od 0 do 7 w kodzie binarnym.

# 00 11 22 33 44 55 66 77

Q2 00 00 00 00 11

Q1 00 00 11

11 00 00 11

Q0 00 11 00 11 00 11 00 11

6 marca 2011

Wojciech Kucewicz

Licznik synchroniczny JK

2. W

2. W dowolnym liczniku możliwe są cztery sytuacje na wyjściu

dowolnym liczniku możliwe są cztery sytuacje na wyjściu

każdego przerzutnika

Stan wyjścia

Żadnej zmiany na wyjściu w stanie 0

Żadnej zmiany na wyjściu w stanie 1

Zmiana stanu wyjścia z 0 na 1

Zmiana stanu wyjścia z 1 na 0

6 marca 2011

Wojciech Kucewicz

Licznik synchroniczny JK

3. Każdy z

3. Każdy z przestawionych

przestawionych przypadków zachodzi przy określonych

przypadków zachodzi przy określonych

stanach logicznych wejść J i K :

Stan wyjścia

Sygnały wejściowe

Żadnej zmiany na wyjściu w stanie 0

Żadnej zmiany na wyjściu w stanie 0 J=0, K=0 lub J=0, K=1

J=0, K=0 lub J=0, K=1

Żadnej zmiany na wyjściu w stanie 1

Żadnej zmiany na wyjściu w stanie 1 J=0, K=0 lub J=1, K=0

J=0, K=0 lub J=1, K=0

Q nnQ

Zmiana stanu wyjścia z 0 na 1

J=1, K=1 lub J=1, K=0

Zmiana stanu wyjścia z 1 na 0

J=1 K=1 lub J=0 K=1

nnQ

Q Q

Zmiana stanu wyjścia z 1 na 0

J 1, K 1 lub J 0, K 1

Wojciech Kucewicz

Licznik synchroniczny JK

4. Liczbę

4. Liczbę kombinacji wartości sygnałów wejściowych wpływających na

kombinacji wartości sygnałów wejściowych wpływających na

stan wyjścia można zredukować wprowadzając wartość X(

stan wyjścia można zredukować wprowadzając wartość X(don’t

don’t care

care))

Stan wyjścia

Sygnały wejściowe

QÎ

Stan wyjścia

Sygnały wejściowe

QÎ

Żadnej zmiany na wyjściu w stanie 0

J=0,

K=0 lub

J=0,

K=1

00Î

Żadnej zmiany na wyjściu w stanie 1

J=0

K=0

lub J=1

K=0

11Î

Żadnej zmiany na wyjściu w stanie 1

J=0,

K=0

lub J=1,

K=0

11Î

Zmiana stanu wyjścia z 0 na 1

J=1,

K=1 lub

J=1,

K=0

00Î

Zmiana stanu wyjścia z 1 na 0

J=1

K=1

lub J=0

K=1

11Î

Zmiana stanu wyjścia z 1 na 0

J=1,

K=1

lub J=0,

K=1

11Î

Wojciech Kucewicz

Licznik synchroniczny JK

5. Należy

5. Należy zdefiniować tablicę zmian stanów

zdefiniować tablicę zmian stanów

(tablicę przejść

-- state

state table

table

). Jest to

Jest to

Stan aktualny

Stan następny

zestawienie wszystkich stanów wyjściowych

układu oraz stanów dla nich następnych.

Sporządza się ją na podstawie grafu przejść

Stan aktualny

Stan następny

010

011

100

101

000

001

010

101

110

000

111

6 marca 2011

Wojciech Kucewicz

Licznik synchroniczny JK

6. Efektywnym

6. Efektywnym sposobem określenia funkcji dla wejść przerzutników

sposobem określenia funkcji dla wejść przerzutników

jest odwzorowanie tych funkcji w tablicach

jest odwzorowanie tych funkcji w tablicach Karnaugh

Karnaugh

Stan aktualny

Stan następny

Przerzutnik JK0 wejście J

QÎ

00Î

Przerzutnik JK0 wejście K

Q Q

00Î

11Î

00Î

11Î

6 marca 2011

Wojciech Kucewicz

Licznik synchroniczny JK

6. Efektywnym

6. Efektywnym sposobem określenia funkcji dla wejść przerzutników jest

sposobem określenia funkcji dla wejść przerzutników jest

odwzorowanie tych funkcji w tablicach

odwzorowanie tych funkcji w tablicach Karnaugh

Karnaugh. .

Wyliczamy stan logiczny wejść J i K przerzutnika JK0 spełniający tablicę przejść

Przerzutnik JK0 wejście J

Wyliczamy stan logiczny wejść J i K przerzutnika JK0, spełniający tablicę przejść.

= 11

Przerzutnik JK0 wejście K

KK 1

6 marca 2011

Wojciech Kucewicz

= 1

Licznik synchroniczny JK

7. Wyliczamy stan logiczny wejść J i K przerzutnika JK1, spełniający

tablicę przejść.

Stan aktualny

Stan następny

Przerzutnik JK1 wejście J

Przerzutnik JK1 wejście K

= KK

6 marca 2011

Wojciech Kucewicz

Licznik synchroniczny JK

8. Wyliczamy stan logiczny wejść J i K przerzutnika JK2, spełniający

tablicę przejść.

Stan aktualny

Stan następny

Przerzutnik JK2 wejście J

Przerzutnik JK2 wejście K

= KK

6 marca 2011

Wojciech Kucewicz

Licznik synchroniczny JK

Schemat logiczny układu licznika 3

Schemat logiczny układu licznika 3--bitowego:

bitowego:

= KK

= Q

= KK

= Q

= KK

= 1

J Q’

Clk

Q2'

J Q’

Clk

J Q’

Clk

JK0 JK1 JK2

CLK

K Q

Res

Clk

K Q

Res

Clk

K Q

Res

Clk

6 marca 2011

Wojciech Kucewicz

Licznik synchroniczny JK

= KK

= 1

= KK

= Q

Q Q

Schemat logiczny układu

licznika 5

licznika 5--bitowego:

bitowego:

= KK

= Q

= KK

= Q

= KK

= Q

JK0 JK1 JK2 JK3 JK4

6 marca 2011

Wojciech Kucewicz

Licznik synchroniczny JK

Etapy procedury tworzenia licznika synchronicznego:

ść (

ó ) kł d

ść (

ó ) kł d

•• Sporządzenie

Sporządzenie tablicy przejść (stanów) układu

tablicy przejść (stanów) układu

•• Przygotowanie

Przygotowanie tablic

tablic Karnaugh

Karnaugh dla funkcji wzbudzeń przerzutników

dla funkcji wzbudzeń przerzutników

w układzie

•• Określenie

Określenie zminimalizowanych funkcji wzbudzeń wszystkich

zminimalizowanych funkcji wzbudzeń wszystkich

przerzutników w układzie

•• Schemat

Schemat logiczny układu licznika.

logiczny układu licznika.

Procedurę można stosować przy projektowaniu licznika z dowolną

u ę m żn

p zy p j

w n u

w ną

u ę m żn

p zy p j

w n u

w ną

sekwencją stanów wyjściowych (działającego w dowolnym kodzie

sekwencją stanów wyjściowych (działającego w dowolnym kodzie).

Podobnie buduje się liczniki oparte na przerzutnikach typu D

6 marca 2011

Wojciech Kucewicz

Podobnie buduje się liczniki oparte na przerzutnikach typu D

Liczniki

dwukierunkowe

6 marca 2011

Wojciech Kucewicz

Liczniki dwukierunkowe (rewersyjne)

Można wyróżnić dwa typy liczników rewersyjnych (

Można wyróżnić dwa typy liczników rewersyjnych (up

up--down

down counters

counters):):

••

liczniki o jednym wejściu dla impulsów zliczanych i drugim

liczniki o jednym wejściu dla impulsów zliczanych i drugim ––

określającym kierunek zliczania

••

liczniki o dwóch wejściach dla impulsów zliczanych

liczniki o dwóch wejściach dla impulsów zliczanych –– jedno,

jedno,

zwiększające stan licznika, a drugie zmniejszające jego stan.

j g

6 marca 2011

Wojciech Kucewicz

Liczniki dwukierunkowe (rewersyjne)

Dla licznika o jednym wejściu dla impulsów zliczanych i drugim

Dla licznika o jednym wejściu dla impulsów zliczanych i drugim ––

określającym

określającym kierunek zliczania można zapisać tablicę

kierunek zliczania można zapisać tablicę prawdy.

prawdy.

Z łóżm 3

Z łóżm 3 bit

li nik

s jn jś i m Z k śl j

m ki un k

bit

li nik

s jn jś i m Z k śl j

m ki un k

Załóżmy 3

Załóżmy 3 ––bitowy licznik rewersyjny z wejściem Z określającym kierunek

bitowy licznik rewersyjny z wejściem Z określającym kierunek

zliczania, przy czym Z=1 oznacza dodawanie, zaś Z=0 oznacza

odejmowanie.

6 marca 2011

Wojciech Kucewicz

Liczniki dwukierunkowe (rewersyjne)

Stan aktualny

Stan następny

Q2 Q1

Q1 Q0

Przerzutnik JK0 wejście J

Na podstawie tablicy stanów i tablicy wzbudzeń przerzutnika JK można wyznaczyć tablice

Karnaugh

Karnaugh, z których wylicza się funkcje przełączające dla poszczególnych przerzutników licznika.

, z których wylicza się funkcje przełączające dla poszczególnych przerzutników licznika.

Q2 Q1

Q1 Q0

00 01

01 11

11 10

QÎ

ext

00Î

11Î

Przerzutnik JK0 wejście K

00 01

01 11

11 10

00Î

11Î

x 1 1

6 marca 2011

Wojciech Kucewicz

x 1 1

= KK

= 1

Liczniki dwukierunkowe (rewersyjne)

Przerzutnik JK1 wejście J

Na podstawie tablicy stanów i tablicy wzbudzeń przerzutnika JK można wyznaczyć tablice

Karnaugh

Karnaugh, z których wylicza się funkcje przełączające dla poszczególnych przerzutników licznika.

, z których wylicza się funkcje przełączające dla poszczególnych przerzutników licznika.

Stan aktualny

Stan następny

Q2 Q1

Q1 Q0

00 01

Q2 Q1

Q1 Q0

QÎ

ext

00Î

Przerzutnik JK1 wejście K

00 01

00Î

11Î

00Î

11Î

00 01

= KK

Z’Q

Z’Q ’ ZQ

’ ZQ

11Î

6 marca 2011

Wojciech Kucewicz

100

=Z’Q

’ + ZQ

Liczniki dwukierunkowe (rewersyjne)

Przerzutnik JK2 wejście J

Na podstawie tablicy stanów i tablicy wzbudzeń przerzutnika JK można wyznaczyć tablice

Karnaugh

Karnaugh, z których wylicza się funkcje przełączające dla poszczególnych przerzutników licznika.

, z których wylicza się funkcje przełączające dla poszczególnych przerzutników licznika.

Stan aktualny

Stan następny

Q2 Q1

Q1 Q0

00 01

Q2 Q1

Q1 Q0

QÎ

ext

00Î

Przerzutnik JK2 wejście K

00 01

00Î

11Î

00Î

11Î

= KK

11Î

6 marca 2011

Wojciech Kucewicz

101

=Z’Q

’Q

’+ZQ

Liczniki dwukierunkowe (rewersyjne)

Funkcje te mają postać:

== KK

= 1

== KK

= 1

= K

= ZQ0 +Z’Q0’ = [(ZQ0)’ (Z’Q0’)’]’

= K

= ZQ0Q1 +Z’Q0’Q1’ = [(ZQ0Q1)’ (Z’Q0’Q1’)’]’

SET

clk

CLR

6 marca 2011

Wojciech Kucewicz

102

Liczniki dwukierunkowe (rewersyjne)

clk

SET

CLR

Clk

6 marca 2011

Wojciech Kucewicz

103

3 4 5 6 7 0 1 2 3 4 5 6

5 4 3 2 1 0 7 6 5

6 7

Liczniki dwukierunkowe (rewersyjne)

Dwukanałowe podawanie impulsów

Dwukanałowe podawanie impulsów zliczających.

zliczających.

Kanałem

Kanałem A podawane są impulsy, które zwiększają zawartość licznika,

A podawane są impulsy, które zwiększają zawartość licznika,

natomiast kanałem

natomiast kanałem B

B impulsy które zmniejszają zawartość licznika

impulsy które zmniejszają zawartość licznika

natomiast kanałem

natomiast kanałem B

B -- impulsy, które zmniejszają zawartość licznika.

impulsy, które zmniejszają zawartość licznika.

Bramka XOR nie reaguje gdy na obu wejściach A i B pojawią się impulsy.

Inwertery wprowadzają dodatkowe opóźnienie , aby wcześniej ustaliły się

poziomy napięć na wejściach Z

A(+)
B(-)
Clk

Clk
Z
Z’

6 marca 2011

Wojciech Kucewicz

104

Wyszukiwarka

Podobne podstrony:
Podstawy Automatyki Lab 10 CW3 Układy sekwencyjne elektroniczne
E7Cyfrowe uklady sekwencyjne id Nieznany
Cw 24 Uklady cyfrowe id 122415 Nieznany
203 uklady sekwencyjne 2, Politechnika Wrocławska - Materiały, logika ukladow cyfrowych, sprawozdani
203 uklady sekwencyjne - liczniki, Politechnika Wrocławska - Materiały, logika ukladow cyfrowych, sp
203 uklady sekwencyjne, Politechnika Wrocławska - Materiały, logika ukladow cyfrowych, sprawozdania
1996 10 26 praid 18571 Nieznany
10 Poslugiwanie sie dokumentacj Nieznany
Cwiczenia nr 10 (z 14) id 98678 Nieznany
8 zasilanie odbiorcow uklady si Nieznany (2)
2008 10 06 praid 26459 Nieznany
Cyfrowe układy funkcjonalneB
1f Cyfrowe przetwarzanie sygnal Nieznany
10 zaburzenia organiczneid 1121 Nieznany
10 Sprawdzenie Konstrukcji Ze W Nieznany (2)
Bikony cyfrowe id 85673 Nieznany (2)

więcej podobnych podstron