Grupa A

1. Co to oznacza, że pamięd cache jest pamięcią o wyszukiwaniu asocjacyjnym(ang. Set

Associative)?

a) Oznacza to, że każdy blok ma jedno wyróżnione miejsce, które może zajmowad w

pamięci cache

b) Oznacza to, że każdy blok może zajmowad tylko miejsce spośród wyróżnionych puli

miejsc w pamięci cache

c) Oznacza to, że bloki pamięci mogą zajmowad dowolne miejsce w pamięci cache
d) Brak poprawnej odpowiedzi

2. Jak zrobic negacje (ale chyba bez jezyka wewnetrznego albo pseudoinstrukcji?).

a) not
b) neg
c) nor $r1, $r0, $zero ?
d) brak poprawnej

3.

Podczas wykonywaniu skoku opóźnionego (ang. delayed branch) instrukcja znajdująca się tuż za
instrukcja skoku jest wykonywana :

a) zawsze bez znaczenia na to czy skok wykonał się czy nie

b) no i chyba jakaś głupota w stylu : - tylko jeśli skok się nie wykonał
c) Potem chyba : - tylko jeśli skok się wykonał

d) i nie pamiętam czwartej (//edit czyli brak poprawnej odpowiedzi)

4. pytanie o równanie na średni czas dostępu do pamięci

brak poprawnej odpowiedzi (powinno byc
Average memory access time = Hit time +(!!!! +, a nie *) miss rate * miss penalty

5. PRzy czym występuje fragmentacja wewnętrzna?

a) Gdy pamięc wirtualna jest dzielona na strony (chociaz kwiatek chyba obcial mi za to zadanie

punkty, wiec .... wie)

b) Gdy pamięc wirtualna jest dzielona na segmenty
c) Gdy do podzialu stosowane jest albo stronicowanie albo segmentacja
d) Brak poprawnej odp

6. czym sie cechuje pamiec operacyjna?

a) Jednoczesny odczyt i zapis
b) Taki sam dostep do obszarow pamieci (chyba, aczkolwiek nie znamy odpowiedzi c, a na pewno

brak poprawnej odpowiedzi odpada)

7. Procesory RISC charakteryzują się

a) Zredukowaną listą rozkazów dla rozkazów o podobnym czasie wykonania
b) Zmniejszonym zapotrzebowaniem na pamięd
c) Brakiem pamięci operacyjnej
d) Zredukowaną listą rozkazów dla rozkazów arytmetyczno-logicznych

8. Pytanie o typy zapisow do cache:

write through : zapisuje zarowno w cache jak i aktualizuje wszystko zawarte w lovel-level memory

write back - zapisuje tylko w cache, pozniej jesli usuwa sie z pamieci cache te dane ktore zostaly
zmienione to aktuyalizuje sie w pamieci

9. Układ przewidujący skoki określany jako (2,3) wykorzystuje:

a) 2 bity określające globalne zachowanie w celu wyboru dla wykonywanej instrukcji

skoku 8 przewidujących skoki

b) 3 bity określające globalne zachowanie w celu wyboru dla wykonywanej instrukcji

skoku 4 przewidujących skoki

c) 3 bity określające globalne zachowanie w celu wyboru dla wykonywanej instrukcji

skoku 8 przewidujących skoki

d) Brak poprawnej odpowiedzi

10. Rozważ następującą instrukcję pętli: realizowane jest 9 pierwszych przebiegów pętli .... przebiegu).

Jaka jest skutecznośd przewidywania skoku, jeśli używamy dwubitowego tam cos ... zainicjowanego
na 01?

a) 80%
b) 95%
c) 90% (? ;) )
d) Brak poprawnej odpowiedzi

11. Na czym polega przetwarzanie typu „pipe line” (potokowe)?

a) Jedna z możliwych realizacji polega na nałożeniu na siebie faz wykonania kolejnych

rozkazów

b) W czasie wykonania jednego rozkazu pobierany jest kolejny rozkaz

c) Jednocześnie z pamięci pobieranych jest kilka rozkazów do wykonania
d) Brak poprawnych odpowiedzi

12. Czy czynności przewidziane w fazie pobrania rozkazu zależą od typu rozkazu?

a) Tak, dla rozkazów adresowych niekiedy zachodzi dodatkowo potrzeba pobrania
argumentu
b) Nie, w fazie pobrania rozkazu zawsze wykonywane są takie same czynności,
niezależnie
od typu rozkazu
c) Tak, dla niektórych rozkazów konieczne jest dwukrotne przeprowadzenie
deszyfracji
d) Brak poprawnych odpowiedzi

13. Kiedy ma miejsce tzw. “migotanie stron”?

a) to pojęcie pochodzi z kardiologii
b) jeśli stosowany algorytm wymiany stron usuwa z pamięci ostatnio używaną stronę

c) brak poprawnej odpowiedzi
d) tego nie da się przewidzied

15. jakies porabane pytanie gdzie wystepowalo ADD i SUB (nie mam pojecia, nie pytac)

18. Zidentyfikuj zależności występujące w poniższym kodzie:

St 1.

Loop L.D

F6?, 0(R1?)

St 2.

ADD.D

F4?, F6?, F0?

St 3.

S.D

F4?, 0(R1?)

St 4.

DADDUI

R1, R1?, 4

St 5.

BNE

R1?, R2, Loop

a) Zależnośd właściwa pomiędzy St1 i St2, pomiędzy St4 i St5
b) Zależnośd właściwa pomiędzy St1 i St2, zależnośd wyjściowa pomiędzy St2 i St3 oraz

St4 i St5

c) Występują trzy zależności właściwe pomiędzy St1 i St2, pomiędzy St2 i St3?? oraz

pomiędzy St4 i St5

d) Brak poprawnej odpowiedzi

19. Załóżmy, że w pewnym programie instrukcja S jest zawsze wykonywana przed instrukcją K oraz ...
(zachodzi?) warunek IN(K) * OUT(S) != 0 (IN jest zbiorem zawierającym zmienne wejściowe (czytane)
przez instrukcje, a OUT zbiorem zmiennych wyjściowych (wyliczanych) przez instrukcje), wtedy

a) Pomiędzy instrukcjami występuje antyzależnośd
b) Brak poprawnej odpowiedzi
c) Pomiędzy instrukcjami występuje zależnośd właściwa
d) Pomiędzy instrukcjami występuje zależnośd wyjściowa

20. Czym się różni lokalna stopa trafieo od globalnej (miss rate)?

W odpowiedzi ma byc cos w stylu: lokalna – liczba nietrafieo/ liczba odwołao do cache

Globalna – liczba nietrafieo/łączna ilośd odwołao do

pamięci głownej i cache